一種適用于高精度adc的低噪聲基準(zhǔn)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種低噪聲基準(zhǔn)電路，為高精度模/數(shù)轉(zhuǎn)換器提供參考電壓，屬于集成電路技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]眾所周知，隨著CMOS集成電路的集成度日益變大，越來(lái)越多的芯片采用片內(nèi)電壓和電流基準(zhǔn)，而不需要增加額外的基準(zhǔn)源芯片，可以節(jié)省成本。因此，片上的基準(zhǔn)電路被廣泛應(yīng)用于諸如模/數(shù)轉(zhuǎn)換器、通信、數(shù)據(jù)采集、傳感器等電路中。其中高精度模/數(shù)轉(zhuǎn)換器的基準(zhǔn)源直接影響轉(zhuǎn)換器本身的性能，需要基準(zhǔn)源具有較低的噪聲。
[0003]目前，大多數(shù)的片內(nèi)電壓基準(zhǔn)源一般由帶隙基準(zhǔn)(bandgap)產(chǎn)生，其輸出電壓值是一個(gè)基本與溫度無(wú)關(guān)的值。所述的帶隙基準(zhǔn)源包括:運(yùn)算放大器(OP)、P型MOS管PMl、PM2和PM3，雙極型晶體管Q0、Ql和Q2，電阻Rl和R2。其各個(gè)器件的連接關(guān)系如附圖1所示。由于運(yùn)算放大器OP的鉗位作用，使得OP的正負(fù)輸入端的電壓基本相等；同時(shí)兩邊電路中的電流值I1、12和13也均相等，即有
[0004]BG_V0UT = (AVbe/Rl)*R2+Vbe2
[0005]其中，AVbe = Vbe1-VbeO。因?yàn)棣?Vbe是一個(gè)與溫度正相關(guān)的值，而Vbe2是一個(gè)與溫度成負(fù)相關(guān)的值，所以只要調(diào)整R2/R1的值就可以得到一個(gè)與溫度不相關(guān)的電壓值BG_V0UTo
[0006]但是，附圖1所示的帶隙基準(zhǔn)電路中，運(yùn)放OP的輸入端會(huì)因?yàn)楣に嚻钜胼斎胧д{(diào)電壓，影響整個(gè)電路的輸出。另外，附圖1所示的帶隙基準(zhǔn)電路具有很大的噪聲，其并不能很好的抑制基準(zhǔn)源本身的噪聲，特別是器件本身的閃爍噪聲(即ι/f噪聲)，因此不能直接應(yīng)用于高精度ADC。

【發(fā)明內(nèi)容】

[0007]發(fā)明目的:針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題與不足，本發(fā)明提出一種適用于高精度ADC的低噪聲基準(zhǔn)電路。
[0008]技術(shù)方案:一種適用于高精度ADC的低噪聲基準(zhǔn)電路，包括:時(shí)鐘電路、帶有兩級(jí)斬波調(diào)制的帶隙基準(zhǔn)產(chǎn)生電路和上電快速啟動(dòng)濾波電路；所述帶有兩級(jí)斬波調(diào)制的帶隙基準(zhǔn)輸出端與所述快速啟動(dòng)濾波電路的輸入端連接。所述時(shí)鐘電路包括兩相非交疊時(shí)鐘模塊和上電延時(shí)信號(hào)模塊；其中兩相非交疊時(shí)鐘模塊輸出端連接兩級(jí)斬波調(diào)制器的帶隙基準(zhǔn)產(chǎn)生電路中的斬波調(diào)制器CPl和斬波調(diào)制器CP2的輸入端，向斬波調(diào)制器CPl和斬波調(diào)制器CP2提供兩相非交疊時(shí)鐘，上電延時(shí)信號(hào)模塊連接所述的上電快速啟動(dòng)電路的輸入端，為上電快速啟動(dòng)電路提供上電延時(shí)信號(hào)。
[0009]所述的第一級(jí)斬波調(diào)制器CPl和第二級(jí)斬波調(diào)制器CP2用于消除運(yùn)算放大器的輸入失調(diào)電壓并將運(yùn)算放大器產(chǎn)生的低頻噪聲調(diào)制至高頻。
[0010]所述快速啟動(dòng)濾波電路包括:P型MOS管PM3，N型MOS管匪1，N型MOS管匪2，N型MOS管匪3，電阻R3，以及電容器CO。P型MOS管PM3的柵極與運(yùn)放OP的輸出端連接，即第二級(jí)斬波調(diào)制器CP2的輸出端，從而確定了由P型MOS管PM3、N型MOS管匪3、電阻R3、N型MOS管匪2組成的對(duì)地通路上的電流值，其大小可以等于IPTAT，也可以通過(guò)調(diào)節(jié)P型MOS管PM3的尺寸大小調(diào)節(jié)其電流值大小。N型MOS管匪2的柵極連接上電延遲信號(hào)EN，在上電過(guò)程中EN為低電平，在正常工作時(shí)EN為高電平。當(dāng)上電過(guò)程中，即EN為低電平時(shí)，N型MOS管匪2截止，N型MOS管匪3的漏極電壓值，即V_BIAS等于VDD，從而使N型MOS管匪I工作在飽和區(qū)，此時(shí)BG_V0UT與Vref_out兩端的等效阻抗非常小，處于快速上電階段。當(dāng)穩(wěn)定工作時(shí)，即EN為高電平時(shí)，N型MOS管匪2工作在飽和區(qū)，此時(shí)V_BIAS = I*R3+VGS_匪3?？梢酝ㄟ^(guò)調(diào)節(jié)R3的大小使I*R3等于BG_V0UT，且取N型MOS管匪I的尺(W/L) nnil〈〈 (W/L)nni3，此時(shí)N型MOS管匪I工作在亞閾值區(qū)，BG_V0UT與Vref_out兩端的阻抗非常大，等效一個(gè)非常大的電阻R，此時(shí)R與電容器CO形成一個(gè)截止頻率很低的低通濾波器，這樣就濾掉BG_V0UT中含有的高頻噪聲，形成一個(gè)噪聲較低的基準(zhǔn)電壓Vref_0UT。
【附圖說(shuō)明】
[0011]圖1為傳統(tǒng)帶隙基準(zhǔn)電路原理圖；
[0012]圖2為本發(fā)明低噪聲基準(zhǔn)源產(chǎn)生電路的整體結(jié)構(gòu)示意圖；
[0013]圖3為本發(fā)明低噪聲基準(zhǔn)源產(chǎn)生電路原理圖；
[0014]圖4為本發(fā)明斬波調(diào)制器具體實(shí)施示意圖；
[0015]圖5為本發(fā)明應(yīng)用于斬波調(diào)制器的兩相非交疊時(shí)鐘；
[0016]圖6為本發(fā)明實(shí)例具體實(shí)施時(shí)序圖。
【具體實(shí)施方式】
[0017]下面結(jié)合具體實(shí)施例，進(jìn)一步闡明本發(fā)明，應(yīng)理解這些實(shí)施例僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀了本發(fā)明之后，本領(lǐng)域技術(shù)人員對(duì)本發(fā)明的各種等價(jià)形式的修改均落于本申請(qǐng)所附權(quán)利要求所限定的范圍。
[0018]圖2為本發(fā)明一種適用于高精度ADC的低噪聲基準(zhǔn)電路的整體結(jié)構(gòu)框圖，包括:時(shí)鐘電路、帶有兩級(jí)斬波調(diào)制的帶隙基準(zhǔn)產(chǎn)生電路和上電快速啟動(dòng)濾波電路；帶有兩級(jí)斬波調(diào)制的帶隙基準(zhǔn)輸出端與快速啟動(dòng)濾波電路的輸入端連接。時(shí)鐘電路用于向帶有兩級(jí)斬波調(diào)制器的帶隙基準(zhǔn)產(chǎn)生電路中的斬波調(diào)制電路CPl和CP2提供兩相非交疊時(shí)鐘，時(shí)鐘電路用于向上電快速啟動(dòng)濾波電路提供上電延遲信號(hào)。其中兩相非交疊時(shí)鐘時(shí)序圖如附圖5所示，上電延時(shí)信號(hào)EN的時(shí)序圖如附圖6所示，如圖可知上電延時(shí)信號(hào)EN的電平值由POWER和SLEEP兩個(gè)信號(hào)共同決定，在上電和復(fù)位時(shí)均需要產(chǎn)生一個(gè)時(shí)長(zhǎng)為T(mén)l的低電平的延時(shí)信號(hào)。
[0019]帶有兩級(jí)斬波調(diào)制器的帶隙基準(zhǔn)產(chǎn)生電路包括:三個(gè)P型MOS管PM0、PM1和PM2，三個(gè)雙極型晶體管Q0、Ql和Q2，兩個(gè)電阻Rl和R2，兩個(gè)斬波調(diào)制器CPl和CP2，以及一個(gè)運(yùn)算放大器0P，其各部分鏈接關(guān)系如附圖3所示。第一級(jí)斬波調(diào)制器CPl和第二級(jí)斬波調(diào)制器CP2的具體實(shí)現(xiàn)方式可以是如附圖4所示，其作用是消除運(yùn)算放大器的輸入失調(diào)電壓并將運(yùn)算放大器產(chǎn)生的低頻噪聲調(diào)制至高頻。三個(gè)P型MOS管PMO、PMl和PM2的柵極均與運(yùn)放OP的輸出端連接，即第二級(jí)斬波調(diào)制器CP2的輸出端，三個(gè)P型MOS管PMO、PMl和PM2的源極均與電源VDD連接；電阻Rl —端與P型MOS管PMO漏極連接，另一端與雙極型晶體管QO的源極連接，雙極型晶體管QO的漏極和柵極接地；雙極型晶體管Ql的源極分別與P型MOS管PMl漏極和第一級(jí)斬波調(diào)制器CPl的輸入端連接；電阻R2 —端與P型MOS管PM2漏極連接，另一端與雙極型晶體管Q2的源極連接，雙極型