電壓調(diào)節(jié)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子領(lǐng)域，尤其涉及一種電壓調(diào)節(jié)器。
【背景技術(shù)】
[0002]隨著電子技術(shù)的發(fā)展，電壓調(diào)節(jié)器的應(yīng)用越來(lái)越廣泛。例如，很多模擬電路、射頻電路、存儲(chǔ)器電路以及片上系統(tǒng)(System On a Chip，SoC)等。
[0003]在實(shí)際應(yīng)用中，當(dāng)負(fù)載電流發(fā)生變化時(shí)，通常需要電壓調(diào)節(jié)器能夠提供較快的響應(yīng)速度。在傳統(tǒng)的電壓調(diào)節(jié)器中，在負(fù)載電流突然發(fā)生變化時(shí)，電壓調(diào)節(jié)器通常通過(guò)偏置電流對(duì)電容的充放電來(lái)響應(yīng)，響應(yīng)時(shí)間取決于偏置電流對(duì)電容的充放電速度。
[0004]傳統(tǒng)的電壓調(diào)節(jié)器存在響應(yīng)速度較慢的問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的技術(shù)問(wèn)題是如何提高電壓調(diào)節(jié)器的響應(yīng)速度。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種電壓調(diào)節(jié)器，包括:誤差放大器、第二放電通路以及調(diào)整管，其中:
[0007]所述誤差放大器包括第一放電通路，所述第一放電通路耦接于所述調(diào)整管的控制端與地線之間，包括偏置電流源，且所述第一放電通路的放電電流不大于所述偏置電流源的最大輸出電流；
[0008]所述調(diào)整管，輸入端與預(yù)設(shè)電壓源耦接;輸出端與所述電壓調(diào)節(jié)器的輸出端耦接；控制端與第一放電通路的輸入端、所述第二放電通路的輸入端耦接，且所述控制端的電位隨所述電壓調(diào)節(jié)器的輸出端電壓同向變化；
[0009]所述第二放電通路，耦接于所述調(diào)整管的控制端與地線之間；所述第一放電通路的放電電流與所述第二放電通路的放電電流之和隨所述調(diào)整管的控制端的電位反向變化。
[0010]可選的，所述調(diào)整管為第一PMOS管，所述第一PMOS管的源極為所述調(diào)整管的輸入端，柵極為所述調(diào)整管的控制端，漏極為所述調(diào)整管的輸出端。
[0011]可選的，所述第二放電通路包括:第二PMOS管、第一NMOS管以及第二NMOS管，其中:所述第二 PMOS管的源極與所述預(yù)設(shè)電壓源耦接，柵極與所述第一 PMOS管的柵極耦接，漏極與所述第一 NMOS管的漏極耦接;所述第一匪OS管的柵極與漏極耦接，源極與地線耦接;所述第二匪OS管的柵極與所述第一 NMOS管的柵極耦接，漏極與所述偏置電流源的輸入端耦接，源極與所述偏置電流源的輸出端以及地線耦接。
[0012]可選的，所述電壓調(diào)節(jié)器還包括:零點(diǎn)補(bǔ)償電路，耦接在所述誤差放大器與所述電壓調(diào)節(jié)器的輸出端之間，適于對(duì)所述電壓調(diào)節(jié)器的環(huán)路的穩(wěn)定性進(jìn)行補(bǔ)償。
[0013]可選的，所述零點(diǎn)補(bǔ)償電路包括:阻抗單元以及第一電容，其中:所述第一電容，第一端與所述第二 PMOS管的柵極耦接，第二端與所述阻抗單元的第一端耦接;所述阻抗單元，第二端與所述電壓調(diào)節(jié)器的輸出端耦接。
[0014]可選的，所述阻抗單元包括:第三PMOS管、第四PMOS管以及第三匪OS管，其中:所述第一電容為米勒電容，第一端與所述第二 PMOS管的柵極耦接，第二端與所述第三PMOS管的源極耦接;所述第三PMOS管，柵極與所述第四PMOS管的柵極以及漏極耦接，漏極與所述第四PMOS管的源極耦接;所述第四PMOS管，漏極與所述第三匪OS管的源極耦接;所述第三匪OS管，柵極與所述第一 NMOS管的漏極耦接，源極與地線耦接。
[0015]可選的，所述誤差放大器與采樣電阻耦接，適于將所述采樣電阻采集到的所述電壓調(diào)節(jié)器的輸出端電壓與參考電壓進(jìn)行比較。
[0016]可選的，所述采樣電阻包括第一電阻以及第二電阻，其中:所述第一電阻的第一端與所述電壓調(diào)節(jié)器的輸出端耦接，第二端與所述誤差放大器耦接;所述第二電阻的第一端與所述第一電阻的第一端耦接，第二端與地耦接。
[0017]可選的，所述誤差放大器包括:第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管以及偏置電流源，其中:所述第五PMOS管的源極與所述預(yù)設(shè)電壓源耦接，柵極與所述第六PMOS管的柵極以及漏極耦接，漏極與所述第二 PMOS管的柵極耦接;所述第六PMOS管的源極與所述預(yù)設(shè)電壓源耦接，漏極與所述第五NMOS管的漏極耦接;所述第四NMOS管，源極與所述偏置電流源的輸入端耦接，柵極輸入?yún)⒖茧妷褐担O與所述第五PMOS管的漏極耦接;所述第五NMOS管，源極與所述偏置電流源的輸入端以及所述第二 NMOS管的漏極耦接，柵極與所述第二電阻的第二端耦接。
[0018]可選的，所述電壓調(diào)節(jié)器還包括:負(fù)載電容，第一端與所述電壓調(diào)節(jié)器的輸出端耦接，第二端與地耦接。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果:
[0020]第一放電通路與第二放電通路均位于所述調(diào)整管的控制端與地線之間，當(dāng)電壓調(diào)節(jié)器的輸出端電壓變化時(shí)，調(diào)整管的控制端的電位隨之發(fā)生同向變化，此時(shí)，第一放電通路上生成第一放電電流，第二放電通路上生成第二放電電流，且第一放電電流與第二放電電流之和隨之反向變化。當(dāng)電壓調(diào)節(jié)器的輸出端電壓突然下降時(shí)，調(diào)整管的控制端的電位隨之降低，第一放電電流與第二放電電流之和隨之增加。采用第一放電通路以及第二放電通路對(duì)調(diào)整管的控制端進(jìn)行放電操作，將第一放電電流與第二放電電流之和作為偏置電流，可以提高調(diào)整管的控制端的放電速度，從而使得電壓調(diào)節(jié)器能夠快速響應(yīng)輸出端電壓變化。
[0021]進(jìn)一步，采用動(dòng)態(tài)的阻抗單元以及米勒電容組成零點(diǎn)補(bǔ)償電路，可以動(dòng)態(tài)地對(duì)電壓調(diào)節(jié)器的環(huán)路進(jìn)行補(bǔ)償，動(dòng)態(tài)地調(diào)整電壓調(diào)節(jié)器的環(huán)路的穩(wěn)定性。
【附圖說(shuō)明】
[0022]圖1是現(xiàn)有的一種電壓調(diào)節(jié)器的結(jié)構(gòu)示意圖；
[0023]圖2是本發(fā)明實(shí)施例中的另一種電壓調(diào)節(jié)器的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024]參照?qǐng)D1，給出了現(xiàn)有的一種電壓調(diào)節(jié)器的結(jié)構(gòu)示意圖。
[0025]誤差放大器由PMOS管MP5、PMOS管MP6、匪OS管MN4、匪OS管MN5以及偏置電流源I s構(gòu)成。]^5的源極與電壓源Vdd耦接，柵極與MP6的柵極耦接，漏極與MN4的漏極以及調(diào)整管柵極耦接;MP6的源極與電壓源Vdd耦接，柵極與漏極耦接，漏極與MN5的漏極耦接;MN4的柵極接參考電壓Vref，源極與偏置電流源Is的輸入端耦接;1^5的柵極與第一采樣電阻仏的第二端以及第二采樣電阻R2的第一端耦接，源極與偏置電流源Is的輸入端耦接。偏置電流源Is的輸出端與地線耦接。
[0026]調(diào)整管MPAPM0S管，適于為電壓調(diào)節(jié)器的輸出端提供驅(qū)動(dòng)電流。MP^源極與電壓源Vdd耦接，柵極與MN4的漏極耦接，漏極與電壓調(diào)節(jié)器的輸出端耦接。
[0027]在誤差放大器與電壓調(diào)節(jié)器的輸出端Vqut之間耦接有零點(diǎn)補(bǔ)償電路。零點(diǎn)補(bǔ)償電路由電阻R3以及電WC1組成。電阻R3與電容C1串聯(lián)，且電阻R3的第一端與MP1的柵極耦接，第二端與電容Cl的第一端耦接;電容C1的第二端與電壓調(diào)節(jié)器的輸出端耦接。
[0028]第一采樣電阻R1以及第二采樣電阻R2適于采集電壓調(diào)節(jié)器的輸出端的電壓值V0UT，并將米集到的電壓值VciUT輸入至麗5的柵極，使得誤差放大器將Vref與VciUT進(jìn)行比較。第一米樣電阻R1的第二端與第二采樣電阻R2的第一端耦接;第二采樣電阻R2的第二端與地線耦接。在電壓調(diào)節(jié)器的輸出端，還存在負(fù)載電阻C2，負(fù)載電阻&的第一端與電壓調(diào)節(jié)器的輸出端耦接，第二端與地線耦接。
[0029]參照?qǐng)D1，現(xiàn)有的電壓調(diào)節(jié)器中，當(dāng)電壓調(diào)節(jié)器的輸出端接入的負(fù)載的電流突然增加時(shí)，電壓調(diào)節(jié)器的輸出端的電壓值Vqut突然降低，此時(shí)，MP1的柵極(圖1中的A點(diǎn))的電位Va需要降低至目標(biāo)電位，從而使得漏極電流增加，從而拉高Vout。
[0030]在Vqut保持不變時(shí)，MP1可以看作是一個(gè)充放電電容。當(dāng)Vqut突然降低時(shí)，MPl的寄生電容進(jìn)行放電操作，經(jīng)由MN4以及偏置電流源I s組成的放電通路進(jìn)行放電。該放電通路上的最大放電電流值不超過(guò)偏置電流源Is的最大輸出電流。這樣就存在一個(gè)問(wèn)題，當(dāng)Vqut突然降低的幅度