高壓級聯電流鏡電路的制作方法
【專利說明】
【技術領域】
[0001]本實用新型涉及電流鏡電路領域，特別涉及一種高壓級聯電流鏡電路。
【【背景技術】】
[0002]在一些高壓電路中，需要承受較高電壓，所以需要在低壓管上級聯高壓管才能耐受高壓。但由于高壓管的匹配性差，電流鏡的復制需要由低壓管來保證復制精度。
[0003]圖1描述了一種現有技術的高壓級聯電流鏡電路，其中包括高壓NMOS(N-channelMetal Oxide Semiconductor)晶體管 MNHV3、MNHV4 和低壓 NMOS 晶體管 MNl 和 MN2。通常，高壓NMOS晶體管采用高壓MOS工藝制作，其能夠耐受較高電壓，比如30V，低壓NMOS晶體管采用低壓MOS工藝制作，其近能夠耐受較低電壓，比如5V。低壓晶體管麗I和麗2可以保證較好的電流匹配精度，高壓晶體管MNHV3和MNHV4保證可以耐受高電壓。但其缺點是需要較高的電源電壓，即最低工作電源電壓偏高，不利用低壓工作。例如有些系統(tǒng)中電源變化范圍為1.8V?30V。而圖1中最低電源工作電壓為Vth_hv+Vth_lv+Vdsat，其中Vth_hv為MNHV3的閾值電壓，例如為1.6V，Vth_lv為麗I的閾值電壓，例如為0.8V，Vdsat為電流源Il的飽和電壓，例如為0.1V，在此例子中，最低電源電壓為1.6V+0.8V+0.1V = 2.5V。在需要更低電壓下工作的情形，則圖1不能滿足要求。
[0004]圖2描述了現有技術中高壓級聯電流鏡電路的另一種實現方式，其中包括高壓NMOS晶體管MNHV3、MNHV4和低壓NMOS晶體管MNl和MN2，MNHV3的漏極接電阻Rl，MNHV3的源極接MNl的漏極，MNl的源極接地，MNHV4的漏極接輸出10UT，MNHV4的源極接MN2的漏極，麗2的漏極接地。這種方式最低工作電壓為Vth_hv+2.(Vdsat)，其中Vth_hv為MNHV3的閾值電壓，一個Vdsat為電流源Il的飽和電壓，另一個Vdsat為麗I的漏源飽和電壓。以上述相同的例子，Vth_hv假設為1.6V，Vdsat為0.1V，則最低工作電壓為1.6V+2* (0.1)=
1.8V。但圖2所需的電阻Rl可能消耗較大的芯片面積，特別對于低功耗設計，例如Il的電流值為10納安，Rl上的電壓將為(Vth_hv+Vdsat)-Vth_lv = 1.7V-0.8V = 0.9V。根據歐姆定律，Rl電阻值需設計為0.9V/10nA = 90兆歐姆，將占用非常大芯片面積。如果采用較小的電阻，則需增加Il的電流值，這樣不利于低功耗設計。
[0005]因此，有必要提出一種改進的高壓級聯電流鏡電路來克服上述問題。
【【實用新型內容】】
[0006]本實用新型的目的在于提供一種改進的高壓級聯電流鏡電路，其能夠承受高壓，最低工作電源電壓較低。
[0007]為了解決上述問題，本實用新型提供一種電流鏡電路，其包括電流源、第一低壓晶體管、第二低壓晶體管、第三低壓晶體管、第一高壓晶體管和第二高壓晶體管。所述電流源的第一連接端與第一電源端相連，其第二連接端與第三低壓晶體管的第一連接端相連。第三低壓晶體管的控制端與其第一連接端相連，其第二連接端與第一高壓晶體管的漏極以及第一低壓晶體管的柵極相連。第一高壓晶體管的源級與第一低壓晶體管的漏級相連，其柵極與第二高壓晶體管的柵極以及電流源的第二連接端相連。第一低壓晶體管的源級接第二電源端，其柵極與第二低壓晶體管的柵極相連。第二低壓晶體管的源級接第二電源端，其漏極與第二高壓晶體管的源級相連。第二高壓晶體管的漏極作為該電流鏡電路的電流輸出端。
[0008]進一步的，第一低壓晶體管、第二低壓晶體管、第三低壓晶體管、第一高壓晶體管、第二高壓晶體管的襯體端都連接于第二電源端。
[0009]進一步的，所述電流鏡電路還包括有電阻，該電阻串聯在電流源的第二連接端和第三低壓晶體管的第一連接端之間。所述電阻的阻值R41= (Vth_hvl-Vth_lvl-Vgs_lv3+VdSatlvl)/I41，其中VthJwl為第一高壓晶體管的閾值電壓，Vth_lvl為第一低壓晶體管的閾值電壓，Vgs_lv3為第三低壓晶體管的閾值電壓，Vdsatlvl為第一低壓晶體管的漏源飽和電壓，141為電流源的電流值。
[0010]進一步的，Vth_hvl_Vth_lvl_Vgs_lv3 = 0，其中Vth_hvl為第一高壓晶體管的閾值電壓，Vth_lvl為第一低壓晶體管的閾值電壓，Vgs_lv3為第三低壓晶體管的閾值電壓，Vdsatlvl為第一低壓晶體管的漏源飽和電壓。
[0011]進一步的，所述第三低壓晶體管為MOS晶體管，第三低壓晶體管的控制端為MOS晶體管的柵極，其第一連接端為MOS晶體管的漏極，其第二連接端為MOS晶體管的源級，第三低壓晶體管的襯體端連接于第二電源端。
[0012]進一步的，所述第三低壓晶體管為雙極型晶體管，第三低壓晶體管的控制端為雙極型晶體管的基極，其第一連接端為雙極型晶體管的發(fā)射極或集電極，其第二連接端為雙極型晶體管的集電極或發(fā)射極。
[0013]進一步的，第一低壓晶體管和第二低壓晶體管形成電流鏡，第一高壓晶體管和第二高壓晶體管的寬長比之比等于第一低壓晶體管和第二低壓晶體管的寬長比之比。
[0014]進一步的，第一低壓晶體管、第二低壓晶體管、第一高壓晶體管和第二高壓晶體管均為NMOS晶體管，所述第一電源端為輸入電源電壓端，所述第二電源端為接地端，電流源的第一連接端為其輸入端，電流源的第二連接端為其輸出端。
[0015]進一步的，第一低壓晶體管、第二低壓晶體管、第一高壓晶體管和第二高壓晶體管均為PMOS晶體管，所述第一電源端為接地端，所述第二電源端為輸入電源電壓端，電流源的第一連接端為其輸出端，電流源的第二連接端為其輸入端。
[0016]與現有技術相比，本實用新型中的高壓級聯電流鏡電路中采用晶體管串聯在高壓晶體管和電流源之間，這樣可以降低最低工作電源電壓，同時又能夠承受高壓，還具有較低的功耗以及較小的芯片面積。
【【附圖說明】】
[0017]為了更清楚地說明本實用新型實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中:
[0018]圖1描述了一種現有技術的高壓級聯電流鏡電路；
[0019]圖2描述了一種現有技術的高壓級聯電流鏡電路；
[0020]圖3為本實用新型中的高壓級聯電流鏡電路在第一個實施例中的電路圖；
[0021]圖4為本實用新型中的高壓級聯電流鏡電路在第二個實施例中的電路圖；
[0022]圖5為本實用新型中的高壓級聯電流鏡電路在第三個實施例中的電路圖；和
[0023]圖6為本實用新型中的高壓級聯電流鏡電路在第四個實施例中的電路圖。
【【具體實施方式】】
[0024]為使本實用新型的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖和【具體實施方式】對本實用新型作進一步詳細的說明。
[0025]此處所稱的“一個實施例”或“實施例”是指可包含于本實用新型至少一個實現方式中的特定特征、結構或特性。在本說明書中不同地方出現的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0026]圖3為本實用新型中的高壓級聯電流鏡電路300在第一個實施例中的電路圖。圖3所示的，所述高壓級聯電流鏡電路包括有電流源131、第一低壓NMOS晶體管MN31、第二低壓NMOS晶體管MN32、第三低壓NMOS晶體管MN33、第一高壓NMOS晶體管MNHV33、第二高壓NMOS晶體管MNHV34。高壓NMOS晶體管采用高壓MOS工藝制作，其能夠耐受較高電壓，比如30V，低壓NMOS晶體管采用低壓MOS工藝制作，其僅能夠耐受較低電壓，