一種基于vbe線性化的低溫漂帶隙基準電壓源的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及模擬電路技術(shù)領(lǐng)域，具體涉及一種基于VBE線性化的低溫漂帶隙 基準電壓源。
【背景技術(shù)】
[0002] 帶隙基準源是現(xiàn)代大規(guī)模集成電路中應(yīng)用最廣泛的一種基準源，廣泛應(yīng)用于數(shù)據(jù) 轉(zhuǎn)換系統(tǒng)、電源管理系統(tǒng)和存儲器系統(tǒng)等。其基本原理是利用一個負溫度系數(shù)的電壓（通 常是VBE，指晶體三極管基極B與發(fā)射極E之間的電壓差）和一個正溫度系數(shù)的電壓（通常 是AVBE，指兩個VBE之差）相疊加，使它們的正負溫度系數(shù)相抵消，從而實現(xiàn)低溫度系數(shù)電 壓。
[0003] 隨著系統(tǒng)精度要求的提高，傳統(tǒng)的一階基準電壓的溫度系數(shù)已經(jīng)對系統(tǒng)精度產(chǎn)生 了制約。在現(xiàn)有技術(shù)中，通常采用高階溫度補償技術(shù)實現(xiàn)較低溫度系數(shù)的基準電壓，所述的 高階溫度補償技術(shù)一般是利用額外高階補償電路產(chǎn)生非線性正溫度系數(shù)電壓與一階基準 電壓疊加以實現(xiàn)低溫度系數(shù)的基準電路?，F(xiàn)有的高階補償技術(shù)有指數(shù)曲率補償法，VBE線 性化，分段線性化，和利用不同材料電阻溫度系數(shù)不同來補償?shù)姆椒āＶ笖?shù)溫度補償利用三 極管的電流增益0隨溫度呈指數(shù)型變化的規(guī)律對基準電壓做溫度補償，缺點是實際中0 變化范圍很大限制了補償效果，另外其電源電壓要求較高，一般在5V;VBE線性化方法利用 兩個集電極電流溫度特性不同的VBE疊加產(chǎn)生的非線性電壓分量來抵消VBE中的非線性 項，其缺點是電路對電阻比值的精度要求高，且輸出支路輸出電阻的溫度系數(shù)等會影響高 階補償精度；分段線性補償將整個溫度范圍分成若干段，在每個小段內(nèi)，基準電壓隨溫度的 偏移量將大大減小，分出的段數(shù)越多，偏移量越小，從而有效的提高整個溫度范圍內(nèi)的電壓 精度，其缺點是補償電路結(jié)構(gòu)復(fù)雜，增加芯片的面積和功耗；不同材料電阻法是利用兩種具 有不同溫度系數(shù)的電阻做二次溫度補償，其缺點是受工藝影響大，且額外的一層電阻掩模 版也增大了設(shè)計成本。 【實用新型內(nèi)容】
[0004] 為提高帶隙基準電壓源的精度，本實用新型提供了一種基于VBE線性化的低溫漂 帶隙基準電壓源，對傳統(tǒng)VBE線性化技術(shù)基準電路結(jié)構(gòu)做進一步的拓展和完善，目的在于 避免電流鏡失配和輸出電阻溫度特性對高階補償精度的影響。
[0005] 為解決上述技術(shù)問題，本實用新型提供一種基于VBE線性化的低溫漂帶隙基準電 壓源，包括PTAT電流產(chǎn)生電路，高階補償帶隙基準電路，啟動電路一和啟動電路二；
[0006] 所述PTAT電流產(chǎn)生電路，用于產(chǎn)生所述高階補償帶隙基準電路的偏置電壓和 PTAT電流；
[0007] 所述高階補償帶隙基準電路，通過具有不同溫度特性的電流流經(jīng)集電極的三極管 基-射極電壓VBE之差構(gòu)建非線性項，再與VBE疊加，抵消其中的非線性項，輸出高階補償 的帶隙基準電壓；
[0008] 所述的啟動電路一，用于產(chǎn)生所述PTAT電流產(chǎn)生電路的啟動電流，避免電路在上 電后進入簡并偏置點，當啟動完成后，關(guān)斷啟動電流，降低電路功耗；
[0009] 所述的啟動電路二，用于產(chǎn)生所述高階補償帶隙基準電路的啟動電流，避免電路 在上電后進入簡并偏置點，當啟動完成后，關(guān)斷啟動電流，降低電路功耗。
[0010] 其中，所述PTAT電流產(chǎn)生電路包括運算放大器AMP1、PM0S管MP1、PM0S管MP2、PNP 管Q0、PNP管Q1以及電阻R0 ;
[0011] 所述PMOS管MP1和所述PMOS管MP2的源極接直流電源，柵極接所述運算放大器 AMP1的輸出端，所述PMOS管MP1的漏極連接所述運算放大器AMP1的負輸入端，所述PMOS 管MP2的漏極連接所述運算放大器AMP1的正輸入端；所述電阻R0的一端連接所述運算放 大器AMP1的正輸入端，另一端接所述PNP管Q1的發(fā)射極；所述PNP管Q0的發(fā)射極連接所 述運算放大器AMP1的負輸入端，所述PNP管Q0和所述PNP管Q1的基極、集電極接地。
[0012] 所述的高階補償帶隙基準電路包括運算放大器AMP2、PMOS管MP3、PMOS管MP4、 PMOS管MP5、PNP管Q2、PNP管Q3、PNP管Q4、PNP管Q5、電阻R1、電阻R2、電阻R3、電阻R4、 電阻R10、NM0S管MN1、NM0S管MN2 ;
[0013]所述PMOS管MP3、所述PMOS管MP4和所述PMOS管MP5的源極接直流電源，柵極接 所述運算放大器AMP1的輸出端，所述PMOS管MP3的漏極連接所述PNP管Q2的發(fā)射極，所 述PMOS管MP4的漏極連接所述PNP管Q3的發(fā)射極；所述PNP管Q3的基極連接所述PNP管 Q2的發(fā)射極，所述PNP管Q3的集電極接地，所述PNP管Q2的基極、集電極接地；所述PMOS 管MP5的漏極連接所述NM0S管麗2的漏極，所述NM0S管麗1、所述NM0S管麗2的柵極接所 述NM0S管麗2的漏極，所述NM0S管麗1與所述NM0S管麗2的源極接地，所述NM0S管麗1 的漏極接電阻R10的一端，所述電阻R10的另一端連接所述運算放大器AMP2的負輸入端； 電阻R3的一端連接所述PNP管Q3的發(fā)射極，所述電阻R3的另一端連接所述PNP管Q4的 發(fā)射極，所述PNP管Q5的發(fā)射極連接所述運算放大器AMP2的正輸入端，所述PNP管Q4與 所述PNP管Q5的基極、集電極接地；所述電阻R1的一端連接所述PNP管Q4的發(fā)射極，另一 端連接所述運算放大器AMP2的負輸入端，所述電阻R4的一端連接所述運算放大器AMP2的 負輸入端，所述電阻R2的一端連接所述運算放大器AMP2的正輸入端，所述電阻R4的另一 端、所述電阻R2的另一端和所述運算放大器AMP2的輸出端構(gòu)成基準電壓VREF的輸出端。
[0014] 所述啟動電路一，包括PMOS管MP6、PMOS管MP7、NM0S管MN3、NM0S管MN4、NM0S 管麗5 ;
[0015] 所述PMOS管MP6和所述PMOS管MP7的源極接直流電源，所述PMOS管MP6的柵極 接所述運算放大器AMP1的輸出端，所述PMOS管MP7的柵極接地，所述PMOS管MP6的漏極 連接所述NM0S管MN3的漏極，所述PMOS管MP7的漏極連接所述NM0S管MN4的漏極，所述 NM0S管MN3和所述NM0S管MN4的柵極接所述NM0S管MN3的漏極，所述NM0S管MN3和所述 NM0S管MN4的源極接地，所述NM0S管MN5的柵極連接所述NM0S管MN4的漏極，所述NM0S 管麗5的漏極連接運算放大器AMP1的輸出端，所述NM0S管麗5的源極接地。
[0016] 所述啟動電路二包括PMOS管MP8、PM0S管MP9，NM0S管MN6、NM0S管MN7、電阻R5 ;
[0017] 所述PMOS管MP8和所述PMOS管MP9的源極接直流電源，所述PMOS管MP8和所述 PMOS管MP9的柵極接運算放大器AMP1的輸出端，所述PMOS管MP8的漏極連接所述NM0S管 MN6的漏極，所述PMOS管MP9的漏極連接所述NM0S管MN7的漏極，所述NM0S管MN6的柵極 連接所述NMOS管MN7的漏極，所述NMOS管MN6的源極接運算放大器AMP2的正輸入端，所 述NM0S管MN7的柵極連接運算放大器AMP2的輸出端，所述NM0S管MN7的源極接電阻R5 的一端，電阻R5的另一端接地。
[0018] 所述三極管基的零溫度特性集電極電流是由兩個VBE疊加再減去一個VBE的電壓 加在電阻兩端產(chǎn)生的負溫度系數(shù)電流與三極管基-射極電壓之差A(yù)VBE在電阻上產(chǎn)生的 正溫度系數(shù)電流相加而成，其溫度特性不受輸出支路電流鏡失配和輸出電阻溫度特性的影 響。
[0019] 本實用新型所達到的有益技術(shù)效果：
[0020] 1.整個電路使用同一類型電阻，減少掩模版數(shù)量，節(jié)約設(shè)計成本。
[0021] 2.與傳統(tǒng)VBE線性化方法相比，該電路采用電壓模輸出VREF，避免了電流鏡失配 和輸出電阻溫度特性對補償精度的影響，從而獲得高精度零溫度系數(shù)的基準電壓，進而解 決轉(zhuǎn)換精度低等問題。
[0022] 3.整個基準電路溫度系數(shù)低至1.097ppm，頻率為lKHz時其電源抑制比（PSRR)可 達 82. 3dB。
[0023] 4.本發(fā)明的基準電壓源電路采用寄生PNP管，可以在CMOS工藝下實現(xiàn)；電路中無 工作在亞閾值區(qū)域的M0S管，調(diào)試簡單，穩(wěn)定性更高。
【附圖說明】
[0024] 圖1本實用新型電路各部件及其連接電路圖；
[0025] 圖2圖1所示基準電路輸出電壓的溫度特性圖；
[0026] 圖3圖1所示基準電路輸出電壓的電源抑制比特性圖。
[0027] 其中：1PTAT電流產(chǎn)生電路；2高階補償帶隙基準電路；3啟動電路一；4啟動電路 --〇
【具體實施方式】
[0028] 為了審查員能更好的了解本實用新型的技術(shù)特征、技術(shù)內(nèi)容及其達到的技術(shù)效 果，現(xiàn)將本實用新型的附圖結(jié)合實施例進行更詳細的說明。然而，所示附圖，只是為了更好 的說明本實用新型的技術(shù)方案，所以，請審查員不要就附圖限制本實用新型的權(quán)利要求保 護范圍。
[0029] 下面結(jié)合附圖和實施例對本實用新型專利進一步說明。
[0030] 如圖1所示，本實用新型提供一種基于VBE線性化的低溫漂帶隙基準電壓源，包括 PTAT電流產(chǎn)生電路，高階補償帶隙基準電路，啟動電路一和啟動電路二；
[0031] 所述PTAT電流產(chǎn)生電路，用于產(chǎn)生所述高階補償帶隙基準電路的偏置電壓和 PTAT電流；
[0032] 所述高階補償帶隙基準電路，通過具有不同溫度特性的電流流經(jīng)集電極的三極管 基-射極電壓VBE之差構(gòu)建非線性項，再與VBE疊加，抵消其中的非線性項，輸出高階補償 的帶隙基準電壓；
[0033] 所述的啟動電路一，用于產(chǎn)生所述PTAT電流產(chǎn)生電路的啟動電流，避免電路在上 電后進入簡并偏置點，當啟動完成后，關(guān)斷啟動電流，降低電路功耗；
[0034] 所述的啟動電路二，用于產(chǎn)生所述高階補償帶隙基準電路的啟動電流，避免電路 在上電后進入簡并偏置點，當啟動完成后，關(guān)斷啟動電流，降低電路功耗。
[0035] 其中，所述PTAT電流產(chǎn)生電路包括運算放大器AMP1、PM0S管MP1、PM0S管MP2、PNP 管Q0、PNP管Q1以及電阻R0 ;
[0036] 所述PMOS管MP1和所述PMOS管MP2的源極接直流電源，柵極接所述運算放大器 AMP1的輸出端，所述PMOS管MP1的漏極連