本發(fā)明屬集成電路技術(shù)領(lǐng)域，涉及一種基于局部投影和全局插值的非線性模型降階方法。

背景技術(shù)：

現(xiàn)有技術(shù)中為了縮短電路仿真時間，模型降階方法被廣泛的應(yīng)用在快速電路仿真和建模中。隨著線性時不變系統(tǒng)模型降階方法的成熟，非線性系統(tǒng)的模型降階逐漸受到關(guān)注。對于弱非線性系統(tǒng)，其模型降階方法主要是將是將非線性系統(tǒng)在某一個平衡點(diǎn)附近展開逼近為線性系統(tǒng)，然后利用Krylov子空間投影的方法來產(chǎn)生線性化后系統(tǒng)的投影矩陣，獲得降階系統(tǒng)。由于該方法中非線性系統(tǒng)只在一個平衡點(diǎn)附近逼近，因此，這些方法只對弱非線性系統(tǒng)適用。

對于強(qiáng)非線性系統(tǒng)，只在一個平衡點(diǎn)附近展開，不能有效的捕捉到強(qiáng)非線性特性。有研究者的想法是將強(qiáng)非線性系統(tǒng)在多個平衡點(diǎn)展開，這就引出了基于軌跡的非線性模型降階方法。在基于軌跡的非線性模型降階方法中，通過一個“訓(xùn)練輸入”在非線性系統(tǒng)狀態(tài)空間形成一條軌跡，在這條軌跡上選擇多個展開的平衡點(diǎn)；在這些平衡點(diǎn)上，對強(qiáng)非線性系統(tǒng)通過分段線性或是分段多項式系統(tǒng)逼近，對這些分段線性或是分段多項式系統(tǒng)通過矩匹配和平衡截斷方法降階即可獲得最后的非線性系統(tǒng)降階模型。

基于軌跡的非線性模型降階方法的一個問題是它依賴全局的投影矩陣來構(gòu)造降階系統(tǒng)；它的全局投影矩陣一般通過組合所有展開點(diǎn)的投影矩陣來構(gòu)造；當(dāng)展開點(diǎn)很多時，該全局投影矩陣規(guī)模會很大，導(dǎo)致降階系統(tǒng)規(guī)模并不能顯著縮??；為了解決該問題，有文獻(xiàn)中公開了基于局部投影的非線性模型降階方法， 該方法對于狀態(tài)空間某個狀態(tài)點(diǎn)，利用其最鄰近的k個點(diǎn)來構(gòu)造局部的投影矩陣，并利用局部投影矩陣降階后插值獲得局部的非線性降階系統(tǒng)；該方法的投影矩陣只依賴鄰近的k個點(diǎn)，其規(guī)模遠(yuǎn)小于原始基于軌跡的非線性模型降階方法中的全局投影矩陣；但是，該方法仍然存在一些問題：首先，在仿真時，該方法仍然需要一個全局投影矩陣，需要將局部坐標(biāo)系的解投影回全局投影矩陣所在坐標(biāo)系，用以確定該狀態(tài)點(diǎn)的鄰近點(diǎn)，確定局部的投影降階系統(tǒng)；另一方面，因?yàn)樵摲椒ǖ牟逯凳窃诰植窟M(jìn)行的，為了保證插值精度，對于每個狀態(tài)點(diǎn)都必須保證能夠找到鄰近的5-10個局部降階系統(tǒng)進(jìn)行插值；這意味著該方法需要存儲大量的局部降階系統(tǒng)。

與本發(fā)明相關(guān)的現(xiàn)有技術(shù)有如下參考文獻(xiàn)：

[1]J.R.Phillips,“Projection frameworks for model reduction of weakly nonlinear systems,”in Proc.IEEE/ACM Des.Autom.Conf.,2000,pp.184–189.

[2]Y.Chen,“Model order reduction for nonlinear systems,”M.S.thesis,MIT,Cambridge,MA,Sep.1999.

[3]J.R.Phillips,“Automated extraction of nonlinear circuit macromodels,”in Proc.Custom Integr.Circuits Conf.,2000,pp.451–454.

[4]M.Rewienski and J.White,“A trajectory piecewise-linear approach to model order reduction and fast simulation of nonlinear circuits and micromachined devices,”IEEE Trans.Comput.-Aided Design Integr.Circuits Syst.,vol.22,no.2,pp.155–170,Feb.2003.

[5]D.Vasilyev,M.Rewienski,and J.White,“A TBR-based trajectory piecewise-linear algorithm for generating accurate low-order models for nonlinear analog circuits and MEMS,”in Proc.IEEE/ACM Des.Autom.Conf.,2003,pp.490–495.

[6]N.Dong and J.Roychowdhury,“Piecewise polynomial nonlinear model reduction,”in Proc.IEEE/ACM Des.Autom.Conf.,2003,pp.484–489.

[7]K.Glover,“All optimal Hankel-norm approximations of linear multivariable systems and their error bounds,”Int.J.Control,vol.39,no.6,pp.1115–1193,Jun.1984.

[8]A.Ghafoor and V.Sreeram,“Model reduction via limited frequency interval gramians,”IEEE Trans.Circuits Syst.I,Reg.Papers,vol.55,no.9,pp.2806–2812,Oct.2008.

[9]P.Heydari and M.Pedram,“Model-order reduction using variational balanced truncation with spectral shaping,”IEEE Trans.Circuits Syst.I,Reg.Papers,vol.53,no.4,pp.879–891,Apr. 2006.

[10]S.K.Tiwary and R.A.Rutenbar,“Faster,parametric trajectory-based macromodels via localized linear reductions,”in Proceedings of the IEEE International Conference on Computer Aided Design,2006.

[11]D.Amsallem and C.Farhat,“An online method for interpolating linear parametric reduced-order models,”SIAM J.SCI.COMPUT.,pp.2169–2198,2011.

[12]K.Zong,F.Yang,and X.Zeng,“A wavelet-collocation-based trajectory piecewise-linear algorithm for time-domain model-order reduction of nonlinear circuits,”IEEE Transactions on Circuits and Systems I:Regular Paper,no.11,pp.2981–2990,Nov.2010.。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是針對現(xiàn)有技術(shù)存在的缺陷，提出一種基于局部投影全局插值的非線性模型降階方法。該方法將局部的投影系統(tǒng)進(jìn)行坐標(biāo)變換，使得所有的局部投影系統(tǒng)的坐標(biāo)系統(tǒng)趨向一致，從而可以進(jìn)行全局插值。該方法一方面能避免傳統(tǒng)方法的局部坐標(biāo)到全局坐標(biāo)的變換；另一方面，由于采用了全局插值，所需的局部降階系統(tǒng)的規(guī)模大大縮小。

本發(fā)明所述方法包括：讀取電路網(wǎng)表文件，寫成狀態(tài)空間方程形式；利用“訓(xùn)練輸入”獲取系統(tǒng)狀態(tài)軌跡，在狀態(tài)軌跡上選取展開點(diǎn)，對非線性系統(tǒng)進(jìn)行分段線性化；對于分段線性系統(tǒng)中的每一個線性系統(tǒng)，產(chǎn)生合適的局部投影矩陣；對局部投影矩陣進(jìn)行變換，使得各局部投影降階子系統(tǒng)的坐標(biāo)系一致；對于每個分段線性系統(tǒng)，利用變換后的局部投影矩陣，對系統(tǒng)進(jìn)行投影，將投影降階系統(tǒng)全局插值獲得降階系統(tǒng)。本方法能避免傳統(tǒng)方法的局部坐標(biāo)到全局坐標(biāo)的變換，采用全局插值使所需的局部降階系統(tǒng)的規(guī)模明顯縮小。

更具體的，本發(fā)明的基于局部投影全局插值的非線性模型降階方法，包括下述步驟，其流程如圖1所示。

步驟1：讀取電路網(wǎng)表文件，寫成狀態(tài)空間方程形式；電路網(wǎng)表信息包括電阻電容等線性元件、MOS管等非線性元件以及電路的輸入激勵信號等等；通過讀 取網(wǎng)表，可以獲得非線性電路對應(yīng)的狀態(tài)空間方程：

y(t)＝Cx(t) (1)其中x(t)∈R^N是狀態(tài)向量，表示電路網(wǎng)表中的節(jié)點(diǎn)電壓；f:R^N→R^N是電路中的非線性函數(shù)；B是一個N×p階的輸入連接矩陣；u(t)∈R^p是輸入信號，而y(t)是輸出信號；

步驟2：根據(jù)狀態(tài)方程和“訓(xùn)練輸入”信號，得到電路系統(tǒng)在狀態(tài)空間的軌跡(如圖3所示)，在軌跡上選取若干個展開點(diǎn){x₀,x₁,x₂,…,x_s}，可以將原始的非線性函數(shù)進(jìn)行分段線性逼近，其中A_i表示在展開點(diǎn)x_i的雅可比矩陣，而w_i(x)是權(quán)重函數(shù)，滿足因此，原始的狀態(tài)方程的分段線性逼近系統(tǒng)，可以寫成如下的形式：

y(t)＝Cx(t) (1)

步驟3：利用文獻(xiàn)[4]或文獻(xiàn)[12]中Krylov子空間方法或小波配置法，對于每個展開點(diǎn)下的展開線性系統(tǒng)構(gòu)造局部投影矩陣{V_local1,…,V_locals}，

步驟4：對步驟3中產(chǎn)生的局部投影矩陣進(jìn)行變換，使得各局部投影降階子系統(tǒng)的坐標(biāo)系一致；

分步驟41：選擇某個局部投影矩陣V_localr作為參考坐標(biāo)系；

分步驟42：對于其他所有局部投影矩陣V_localj，計算P＝V^T_localjV_localr，并執(zhí)行分步驟43-45；

分步驟43：對P做奇異值分解：[U,S,Z]＝svd(P)；

分步驟44：構(gòu)造變換矩陣Q＝UZ^T；

分步驟45：對局部投影矩陣V_localj進(jìn)行變換，獲得與參考坐標(biāo)系一致的局部投影矩陣V_localj‘＝V_localjQ；

步驟5：對于每個分段線性系統(tǒng)，利用變換后的與參考坐標(biāo)系一致的局部投影矩陣，對系統(tǒng)進(jìn)行投影獲得投影降階系統(tǒng)，

其中

將投影降階系統(tǒng)直接進(jìn)行全局插值獲得降階系統(tǒng):

這里權(quán)重函數(shù)是一個指數(shù)衰減函數(shù)，該函數(shù)使得第i個降階系統(tǒng)在展開點(diǎn)附近起作用，在遠(yuǎn)離展開點(diǎn)就迅速衰減到0；其具體形式可以參考文獻(xiàn)[4]或文獻(xiàn)[12]。

為使本發(fā)明的目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面通過具體實(shí)施例和附圖進(jìn)一步說明本發(fā)明。需要特別指出的是，具體實(shí)施例和附圖僅是為了說明，顯然本領(lǐng)域的普通技術(shù)人員可以根據(jù)本文說明，在本發(fā)明范圍內(nèi)對本發(fā)明做出各種各樣的修改和改變，這些修正和改變也納入本發(fā)明范圍內(nèi)。另外，本發(fā)明引用了公開文獻(xiàn)，這些文獻(xiàn)是為了更清楚地描述本發(fā)明，它們的全文內(nèi)容均納入本文進(jìn)行參考，等價于它們的全文已經(jīng)在本文中重復(fù)敘述過。

附圖說明

圖1為本發(fā)明方法流程圖，

圖2為本項目第一個實(shí)施例的波形比較圖，

圖3為本項目第二個實(shí)施例的波形比較圖，

圖4為本項目第三個實(shí)施例的波形比較圖，

具體實(shí)施方式

實(shí)施例1

一個二階套筒式放大器，電路其中包含28個MOS管，電路原始階數(shù)為83階；通過一系列訓(xùn)練輸入，獲得了72個展開點(diǎn)，采用v＝1.5+0.01sin(8pt)作為測試輸入測試降階精度；SPICE仿真原始電路所需時間為0.068秒。

在本實(shí)施例中，72個展開點(diǎn)被分為15組，每組構(gòu)造9階的投影矩陣，對于每組的展開點(diǎn)，將9階的投影矩陣聚合在一起并通過SVD獲得15階的局部投影矩陣，然后，利用坐標(biāo)變換將這些15階的局部投影矩陣變換為統(tǒng)一坐標(biāo)，再進(jìn)行全局插值，全局插值后的系統(tǒng)仿真所需時間為0.0124s；本方法所需存儲的局部降階系統(tǒng)數(shù)目為15個；

作為對比，本實(shí)施例中采用文獻(xiàn)[10]方法將72個展開點(diǎn)分為了68個重疊的組，這些重疊組的每個局部降階系統(tǒng)階數(shù)為9，全局系統(tǒng)階數(shù)為14，所需存儲的局部降階系統(tǒng)數(shù)目為68個，該方法仿真所需時間為0.0169秒。

圖2是本發(fā)明方法與文獻(xiàn)[10]方法的精度比較結(jié)果，從圖2可以看到本發(fā)明方法以及文獻(xiàn)[10]方法均精確逼近原始SPICE仿真結(jié)果。

實(shí)施例2

一個電流鏡放大器，該電路原始階數(shù)為70階，通過一系列訓(xùn)練輸入，獲得 了66個展開點(diǎn)，采用作為測試輸入測試降階精度，SPICE仿真原始電路所需時間為2.25秒。

在本實(shí)施例中，66個展開點(diǎn)被分為13組，每組構(gòu)造13階的局部投影矩陣，然后，利用坐標(biāo)變換將這些13階的局部投影矩陣變換為統(tǒng)一坐標(biāo)，再進(jìn)行全局插值，全局插值后的系統(tǒng)仿真所需時間為0.0218s，本方法所需存儲的局部降階系統(tǒng)數(shù)目為13個。

作為對比，采用文獻(xiàn)[10]方法將66個展開點(diǎn)分為了60個重疊的組，這些重疊組的每個局部降階系統(tǒng)階數(shù)為13，全局系統(tǒng)階數(shù)為22，所需存儲的局部降階系統(tǒng)數(shù)目為66個，該方法仿真所需時間為0.0266秒。

圖3是本發(fā)明方法與文獻(xiàn)[10]方法的精度比較結(jié)果，從圖3可以看到本發(fā)明方法以及文獻(xiàn)[10]方法均精確逼近原始SPICE仿真結(jié)果。

實(shí)施例3

一個時鐘驅(qū)動電路，該電路原始階數(shù)為5642階；通過一系列訓(xùn)練輸入，獲得了439個展開點(diǎn)，采用一個不同于訓(xùn)練輸入的脈沖信號作為測試輸入測試降階精度，SPICE仿真原始電路所需時間為290.86秒。

在本實(shí)施例中，439個展開點(diǎn)被分為55組，每組構(gòu)造180階的局部投影矩陣，然后，利用坐標(biāo)變換將這些180階的局部投影矩陣變換為統(tǒng)一坐標(biāo)，再進(jìn)行全局插值，全局插值后的系統(tǒng)仿真所需時間為0.318s；本發(fā)明方法所需存儲的局部降階系統(tǒng)數(shù)目為55個，所需存儲量為219MB；

作為對比，本實(shí)施例中采用文獻(xiàn)[10]方法將439個展開點(diǎn)分為了412個重疊的組，這些重疊組的每個局部降階系統(tǒng)階數(shù)為180，全局系統(tǒng)階數(shù)為310，所需存儲的局部降階系統(tǒng)數(shù)目為412個，該方法仿真所需時間為0.445秒，所需存儲 量為1815MB。結(jié)果顯示，本方法的存儲量遠(yuǎn)小于文獻(xiàn)[10]方法。

圖4是本發(fā)明方法與文獻(xiàn)[10]方法的精度比較結(jié)果，從圖4可以看到本發(fā)明方法以及文獻(xiàn)[10]方法均精確逼近原始SPICE仿真結(jié)果。