本發(fā)明涉及一種存儲(chǔ)器管理方法，尤其涉及可復(fù)寫(xiě)式非易失性存儲(chǔ)器的一種存儲(chǔ)器管理方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器儲(chǔ)存裝置。
背景技術(shù)：
：：數(shù)碼相機(jī)、手機(jī)與mp3在這幾年來(lái)的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)儲(chǔ)存媒體的需求也急速增加。由于可復(fù)寫(xiě)式非易失性存儲(chǔ)器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無(wú)機(jī)械結(jié)構(gòu)、讀寫(xiě)速度快等特性，最適于此些電子產(chǎn)品。因此，近年閃存產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門(mén)的一環(huán)。例如，廣泛用于行動(dòng)電子裝置上的嵌入式多媒體卡(embeddedmultimediacard,emmc)就是一種以閃存作為儲(chǔ)存媒體的儲(chǔ)存裝置。一般來(lái)說(shuō)，主機(jī)系統(tǒng)可傳送調(diào)整指令至使用可復(fù)寫(xiě)式非易失性存儲(chǔ)器的儲(chǔ)存裝置(如，固態(tài)硬盤(pán))，來(lái)通知儲(chǔ)存裝置去清除儲(chǔ)存裝置中不再需要的數(shù)據(jù)區(qū)塊以增加可用空間。然而，為了響應(yīng)此調(diào)整指令，儲(chǔ)存裝置必須要另外耗費(fèi)資源與時(shí)間來(lái)處理調(diào)整指令。因此，如何節(jié)省處理調(diào)整指令所耗費(fèi)的時(shí)間，進(jìn)而將調(diào)整指令的功效發(fā)揮到最大，是此領(lǐng)域技術(shù)人員所致力的目標(biāo)。技術(shù)實(shí)現(xiàn)要素：本發(fā)明提供一種存儲(chǔ)器管理方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器儲(chǔ)存裝置，可有效地節(jié)省處理調(diào)整指令的時(shí)間。本發(fā)明的一范例實(shí)施例提供用于可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的一種存儲(chǔ)器管理方法，其中所述可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體抹除單元，其中所述實(shí)體抹除單元的每一實(shí)體抹除單元具有多個(gè)實(shí)體程序化單元，其中所述實(shí)體程序化單元映像至多個(gè)邏輯單元。所述存儲(chǔ)器管理方法包括從主機(jī)系統(tǒng)接收調(diào)整指令，其中所述調(diào)整指令用以指示所述邏輯單元中的至少一邏輯單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的；根據(jù)所述調(diào)整指令更新邏輯地址狀態(tài)表，其中所述邏輯地址狀態(tài)表用以反應(yīng)出所述邏輯單元中的每一邏輯單元所儲(chǔ)存的數(shù)據(jù)的數(shù)據(jù)狀態(tài)，其中所述數(shù)據(jù)狀態(tài)包括第一狀態(tài)或第二狀態(tài)；倘若符合預(yù)定條件，根據(jù)所述邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表的比對(duì)結(jié)果來(lái)更新所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出所述實(shí)體程序化單元中對(duì)應(yīng)所述實(shí)體地址狀態(tài)表的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)；以及根據(jù)已更新的所述實(shí)體地址狀態(tài)表對(duì)至少一無(wú)效數(shù)據(jù)進(jìn)行抹除。在本發(fā)明的一實(shí)施例中，其中上述倘若符合所述預(yù)定條件，根據(jù)所述邏輯地址狀態(tài)表與所述實(shí)體地址狀態(tài)表的所述比對(duì)結(jié)果來(lái)更新所述實(shí)體地址狀態(tài)表的步驟包括倘若符合所述預(yù) 定條件，根據(jù)所述實(shí)體地址狀態(tài)表，從所述實(shí)體地址狀態(tài)表所反應(yīng)出的多個(gè)實(shí)體地址中選擇所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的第一實(shí)體地址；以及根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表、所述邏輯地址狀態(tài)表與所述第一實(shí)體地址來(lái)判斷是否需更新所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。在本發(fā)明的一實(shí)施例中，其中上述根據(jù)所述邏輯地址狀態(tài)表與所述第一實(shí)體地址來(lái)判斷是否需更新所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)的步驟包括根據(jù)所述實(shí)體轉(zhuǎn)邏輯地址映像表來(lái)辨識(shí)所述第一實(shí)體地址所映像的第一邏輯地址；根據(jù)所述邏輯地址狀態(tài)表與所述第一邏輯地址來(lái)比對(duì)所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)與所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)；以及倘若所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)不同于所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)，判定需更新所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)，并且將所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)從所述第一狀態(tài)調(diào)整為所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)，其中所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)。在本發(fā)明的一實(shí)施例中，其中上述倘若符合所述預(yù)定條件，根據(jù)所述實(shí)體地址狀態(tài)表，從所述實(shí)體地址狀態(tài)表所反應(yīng)出的所述實(shí)體地址中選擇所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的所述第一實(shí)體地址的步驟包括根據(jù)反應(yīng)出的所述實(shí)體地址與分別對(duì)應(yīng)所述實(shí)體地址的所述數(shù)據(jù)狀態(tài)的時(shí)間，以最舊至最新的順序，依序判斷對(duì)應(yīng)所述實(shí)體地址的所述數(shù)據(jù)狀態(tài)；以及選擇所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的實(shí)體地址作為所述第一實(shí)體地址。在本發(fā)明的一實(shí)施例中，上述存儲(chǔ)器管理方法還包括倘若所述主機(jī)系統(tǒng)閑置、垃圾回收操作或有資源可以進(jìn)行更新實(shí)體地址狀態(tài)表的操作時(shí)，判定符合所述預(yù)定條件。在本發(fā)明的一實(shí)施例中，其中所述邏輯地址狀態(tài)表反應(yīng)出所述邏輯單元的多個(gè)邏輯地址與對(duì)應(yīng)所述邏輯地址的所述數(shù)據(jù)狀態(tài)，其中對(duì)應(yīng)所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的邏輯地址的邏輯單元所儲(chǔ)存的數(shù)據(jù)是有效的，并且對(duì)應(yīng)所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)的邏輯地址的邏輯單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的，其中所述實(shí)體地址狀態(tài)表反應(yīng)出所述實(shí)體程序化單元的多個(gè)實(shí)體地址與對(duì)應(yīng)所述實(shí)體地址的所述數(shù)據(jù)狀態(tài)，其中對(duì)應(yīng)所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的實(shí)體地址的實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)是有效的，并且對(duì)應(yīng)所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)的實(shí)體地址的實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的。在本發(fā)明的一實(shí)施例中，其中上述根據(jù)已更新的所述實(shí)體地址狀態(tài)表對(duì)所述至少一無(wú)效數(shù)據(jù)進(jìn)行抹除的步驟包括根據(jù)已更新的所述實(shí)體地址狀態(tài)表來(lái)辨識(shí)已更新的所述實(shí)體地址狀態(tài)表中所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)的至少一第二實(shí)體地址與所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的至少一第三實(shí)體地址；以及根據(jù)所述至少一第二實(shí)體地址與所述至少一第三實(shí)體地址來(lái)執(zhí)行一垃圾回收操作，其中根據(jù)所述至少一第二實(shí)體地址與所述至少一第三實(shí)體地址來(lái)執(zhí)行所述垃圾回收操作的步驟包括收集儲(chǔ)存于所述至少一第三實(shí)體地址中的至少一有效數(shù)據(jù)；以及抹除儲(chǔ)存于所述至少一第二實(shí)體地址中的至少一無(wú)效數(shù)據(jù)。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器管理方法還包括將具有儲(chǔ)存有效數(shù)據(jù)的至少一實(shí)體程序化單元的至少一實(shí)體單元?jiǎng)澐譃閿?shù)據(jù)鏈結(jié)，其中所述數(shù)據(jù)鏈結(jié)配置有所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元的實(shí)體地址以及所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體 程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)，其中上述倘若符合所述預(yù)定條件，根據(jù)所述邏輯地址狀態(tài)表與所述實(shí)體地址狀態(tài)表的所述比對(duì)結(jié)果來(lái)更新所述實(shí)體地址狀態(tài)表的步驟包括經(jīng)由所述實(shí)體地址狀態(tài)表以預(yù)定順序來(lái)檢查所述數(shù)據(jù)鏈結(jié)的所述至少一實(shí)體單元。在本發(fā)明的一實(shí)施例中，其中上述經(jīng)由所述實(shí)體地址狀態(tài)表以所述預(yù)定順序來(lái)檢查所述數(shù)據(jù)鏈結(jié)的所述至少一實(shí)體單元的步驟包括以所述預(yù)定順序來(lái)依序檢查所述實(shí)體地址狀態(tài)表所反應(yīng)出的所述實(shí)體地址與對(duì)應(yīng)的所述數(shù)據(jù)狀態(tài)，以辨識(shí)對(duì)應(yīng)所述實(shí)體地址狀態(tài)表中所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的多個(gè)實(shí)體地址；以及從所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的所述實(shí)體地址中選擇至少一實(shí)體地址，并且根據(jù)所述至少一實(shí)體地址、映像至所述至少一實(shí)體地址的至少一邏輯地址，來(lái)比對(duì)所述邏輯地址狀態(tài)表中所述至少一邏輯地址的所述數(shù)據(jù)狀態(tài)與所述至少一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。本發(fā)明的一范例實(shí)施例提供用于控制存儲(chǔ)器儲(chǔ)存裝置的一種存儲(chǔ)器控制電路單元。所述存儲(chǔ)器控制電路單元包括主機(jī)接口、存儲(chǔ)器接口與存儲(chǔ)器管理電路。主機(jī)接口電性連接至主機(jī)系統(tǒng)。存儲(chǔ)器接口電性連接至可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊，其中所述可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體抹除單元，其中所述實(shí)體抹除單元的每一實(shí)體抹除單元具有多個(gè)實(shí)體程序化單元，其中所述實(shí)體程序化單元映像至多個(gè)邏輯單元。存儲(chǔ)器管理電路電性連接至所述主機(jī)接口與所述存儲(chǔ)器接口。所述存儲(chǔ)器管理電路用以從主機(jī)系統(tǒng)接收調(diào)整指令，其中所述調(diào)整指令用以指示所述邏輯單元中的至少一邏輯單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的。所述存儲(chǔ)器管理電路更用以根據(jù)所述調(diào)整指令更新邏輯地址狀態(tài)表，其中所述邏輯地址狀態(tài)表用以反應(yīng)出所述邏輯單元中的每一邏輯單元所儲(chǔ)存的數(shù)據(jù)的數(shù)據(jù)狀態(tài)，其中所述數(shù)據(jù)狀態(tài)包括第一狀態(tài)或第二狀態(tài)。倘若符合預(yù)定條件，所述存儲(chǔ)器管理電路更用以根據(jù)所述邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表的比對(duì)結(jié)果來(lái)更新所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出所述實(shí)體程序化單元中對(duì)應(yīng)所述實(shí)體地址狀態(tài)表的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)。并且，所述存儲(chǔ)器管理電路更用以根據(jù)已更新的所述實(shí)體地址狀態(tài)表對(duì)至少一無(wú)效數(shù)據(jù)進(jìn)行抹除。在本發(fā)明的一實(shí)施例中，倘若符合所述預(yù)定條件，所述存儲(chǔ)器管理電路根據(jù)所述實(shí)體地址狀態(tài)表，從所述實(shí)體地址狀態(tài)表所反應(yīng)出的多個(gè)實(shí)體地址中選擇所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的第一實(shí)體地址，并且根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表、所述邏輯地址狀態(tài)表與所述第一實(shí)體地址來(lái)判斷是否需更新所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器管理電路根據(jù)所述實(shí)體轉(zhuǎn)邏輯地址映像表來(lái)辨識(shí)所述第一實(shí)體地址所映像的第一邏輯地址，并且根據(jù)所述邏輯地址狀態(tài)表與所述第一邏輯地址來(lái)比對(duì)所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)與所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。倘若所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)不同于所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)，所述存儲(chǔ)器管理電路判定需更新所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)，并且將所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)從所述第一狀態(tài)調(diào)整為所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)，其中所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器管理電路根據(jù)反應(yīng)出的所述實(shí)體地址與分別對(duì)應(yīng)所述實(shí)體地址的所述數(shù)據(jù)狀態(tài)的時(shí)間，以最舊至最新的順序，依序判斷對(duì)應(yīng)所述實(shí)體地址的所 述數(shù)據(jù)狀態(tài)，其中所述存儲(chǔ)器管理電路選擇所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的實(shí)體地址作為所述第一實(shí)體地址。在本發(fā)明的一實(shí)施例中，其中倘若所述主機(jī)系統(tǒng)閑置、垃圾回收操作或有資源可以進(jìn)行更新實(shí)體地址狀態(tài)表的操作，所述存儲(chǔ)器管理電路判定符合所述預(yù)定條件。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器管理電路根據(jù)已更新的所述實(shí)體地址狀態(tài)表來(lái)辨識(shí)已更新的所述實(shí)體地址狀態(tài)表中所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)的至少一第二實(shí)體地址與所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的至少一第三實(shí)體地址，并且根據(jù)所述至少一第二實(shí)體地址與所述至少一第三實(shí)體地址來(lái)執(zhí)行垃圾回收操作。并且，在所述存儲(chǔ)器管理電路根據(jù)所述至少一第二實(shí)體地址與所述至少一第三實(shí)體地址來(lái)執(zhí)行所述垃圾回收操作的運(yùn)作中，所述存儲(chǔ)器管理電路收集儲(chǔ)存于所述至少一第三實(shí)體地址中的至少一有效數(shù)據(jù)，其中所述存儲(chǔ)器管理電路抹除儲(chǔ)存于所述至少一第二實(shí)體地址中的至少一無(wú)效數(shù)據(jù)。在本發(fā)明的一實(shí)施例中，其中所述存儲(chǔ)器管理電路將具有儲(chǔ)存有效數(shù)據(jù)的至少一實(shí)體程序化單元的至少一實(shí)體單元?jiǎng)澐譃閿?shù)據(jù)鏈結(jié)，其中所述數(shù)據(jù)鏈結(jié)配置有所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元的實(shí)體地址以及所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)。并且，所述存儲(chǔ)器管理電路經(jīng)由所述實(shí)體地址狀態(tài)表以預(yù)定順序來(lái)檢查所述數(shù)據(jù)鏈結(jié)的所述至少一實(shí)體單元。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器管理電路以所述預(yù)定順序來(lái)依序檢查所述實(shí)體地址狀態(tài)表所反應(yīng)出的所述實(shí)體地址與對(duì)應(yīng)的所述數(shù)據(jù)狀態(tài)，以辨識(shí)對(duì)應(yīng)所述實(shí)體地址狀態(tài)表中所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的多個(gè)實(shí)體地址。所述存儲(chǔ)器管理電路從所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的所述實(shí)體地址中選擇至少一實(shí)體地址，并且根據(jù)所述至少一實(shí)體地址、映像至所述至少一實(shí)體地址的至少一邏輯地址，來(lái)比對(duì)所述邏輯地址狀態(tài)表中所述至少一邏輯地址的所述數(shù)據(jù)狀態(tài)與所述至少一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。本發(fā)明的一范例實(shí)施例提供一種存儲(chǔ)器儲(chǔ)存裝置，其包括連接接口單元、主機(jī)系統(tǒng)、可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊與存儲(chǔ)器控制電路單元。連接接口單元電性連接至主機(jī)系統(tǒng)。可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體抹除單元，其中所述實(shí)體抹除單元的每一實(shí)體抹除單元具有多個(gè)實(shí)體程序化單元，其中所述實(shí)體程序化單元映像至多個(gè)邏輯單元。存儲(chǔ)器控制電路單元電性連接至所述連接接口單元與所述可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊。所述存儲(chǔ)器控制電路單元用以從所述主機(jī)系統(tǒng)接收調(diào)整指令，其中所述調(diào)整指令用以指示所述邏輯單元中的至少一邏輯單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的。所述存儲(chǔ)器控制電路單元更用以根據(jù)所述調(diào)整指令更新邏輯地址狀態(tài)表，其中所述邏輯地址狀態(tài)表用以反應(yīng)出所述邏輯單元中的每一邏輯單元所儲(chǔ)存的數(shù)據(jù)的數(shù)據(jù)狀態(tài)，其中所述數(shù)據(jù)狀態(tài)包括第一狀態(tài)或第二狀態(tài)。倘若符合預(yù)定條件，所述存儲(chǔ)器控制電路單元更用以根據(jù)所述邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表的比對(duì)結(jié)果來(lái)更新所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出所述實(shí)體程序化單元中對(duì)應(yīng)所述實(shí)體地址狀態(tài)表的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)，其中所述存儲(chǔ)器控制電路單元更用以根據(jù)已更新的所述實(shí)體地址狀態(tài)表對(duì)至少一無(wú)效數(shù)據(jù)進(jìn)行抹除。在本發(fā)明的一實(shí)施例中，倘若符合所述預(yù)定條件，所述存儲(chǔ)器控制電路單元根據(jù)所述實(shí)體地址狀態(tài)表，從所述實(shí)體地址狀態(tài)表所反應(yīng)出的多個(gè)實(shí)體地址中選擇所述數(shù)據(jù)狀態(tài)為所述 第一狀態(tài)的第一實(shí)體地址。并且，所述存儲(chǔ)器控制電路單元根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表、所述邏輯地址狀態(tài)表與所述第一實(shí)體地址來(lái)判斷是否需更新所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器控制電路單元根據(jù)所述實(shí)體轉(zhuǎn)邏輯地址映像表來(lái)辨識(shí)所述第一實(shí)體地址所映像的第一邏輯地址，并且根據(jù)所述邏輯地址狀態(tài)表與所述第一邏輯地址來(lái)比對(duì)所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)與所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。倘若所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)不同于所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)，所述存儲(chǔ)器控制電路單元判定需更新所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)，并且將所述實(shí)體地址狀態(tài)表中對(duì)應(yīng)所述第一實(shí)體地址的所述數(shù)據(jù)狀態(tài)從所述第一狀態(tài)調(diào)整為所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)，其中所述邏輯地址狀態(tài)表中對(duì)應(yīng)所述第一邏輯地址的所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器控制電路單元根據(jù)反應(yīng)出的所述實(shí)體地址與分別對(duì)應(yīng)所述實(shí)體地址的所述數(shù)據(jù)狀態(tài)的時(shí)間，以最舊至最新的順序，依序判斷對(duì)應(yīng)所述實(shí)體地址的所述數(shù)據(jù)狀態(tài)，其中所述存儲(chǔ)器控制電路單元選擇所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的實(shí)體地址作為所述第一實(shí)體地址。在本發(fā)明的一實(shí)施例中，倘若所述主機(jī)系統(tǒng)閑置、垃圾回收操作或有資源可以進(jìn)行更新實(shí)體地址狀態(tài)表的操作，所述存儲(chǔ)器控制電路單元判定符合所述預(yù)定條件。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器控制電路單元根據(jù)已更新的所述實(shí)體地址狀態(tài)表來(lái)辨識(shí)已更新的所述實(shí)體地址狀態(tài)表中所述數(shù)據(jù)狀態(tài)為所述第二狀態(tài)的至少一第二實(shí)體地址與所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的至少一第三實(shí)體地址，并且根據(jù)所述至少一第二實(shí)體地址與所述至少一第三實(shí)體地址來(lái)執(zhí)行垃圾回收操作。在所述存儲(chǔ)器控制電路單元根據(jù)所述至少一第二實(shí)體地址與所述至少一第三實(shí)體地址來(lái)執(zhí)行所述垃圾回收操作的運(yùn)作中，所述存儲(chǔ)器控制電路單元收集儲(chǔ)存于所述至少一第三實(shí)體地址中的至少一有效數(shù)據(jù)。以及，所述存儲(chǔ)器控制電路單元抹除儲(chǔ)存于所述至少一第二實(shí)體地址中的至少一無(wú)效數(shù)據(jù)。在本發(fā)明的一實(shí)施例中，其中所述存儲(chǔ)器控制電路單元將具有儲(chǔ)存有效數(shù)據(jù)的至少一實(shí)體程序化單元的至少一實(shí)體單元?jiǎng)澐譃閿?shù)據(jù)鏈結(jié)，其中所述數(shù)據(jù)鏈結(jié)配置有所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元的實(shí)體地址以及所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)。在上述倘若符合所述預(yù)定條件，所述存儲(chǔ)器控制電路單元更用以根據(jù)所述邏輯地址狀態(tài)表與所述實(shí)體地址狀態(tài)表的所述比對(duì)結(jié)果來(lái)更新所述實(shí)體地址狀態(tài)表的運(yùn)作中，所述存儲(chǔ)器控制電路單元經(jīng)由所述實(shí)體地址狀態(tài)表以預(yù)定順序來(lái)檢查所述數(shù)據(jù)鏈結(jié)的所述至少一實(shí)體單元。在本發(fā)明的一實(shí)施例中，所述存儲(chǔ)器控制電路單元以所述預(yù)定順序來(lái)依序檢查所述實(shí)體地址狀態(tài)表所反應(yīng)出的所述實(shí)體地址與對(duì)應(yīng)的所述數(shù)據(jù)狀態(tài)，以辨識(shí)對(duì)應(yīng)所述實(shí)體地址狀態(tài)表中所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的多個(gè)實(shí)體地址。所述存儲(chǔ)器控制電路單元從所述數(shù)據(jù)狀態(tài)為所述第一狀態(tài)的所述實(shí)體地址中選擇至少一實(shí)體地址，并且根據(jù)所述至少一實(shí)體地址、映像至所述至少一實(shí)體地址的至少一邏輯地址，來(lái)比對(duì)所述邏輯地址狀態(tài)表中所述至少一邏輯地址的所述數(shù)據(jù)狀態(tài)與所述至少一實(shí)體地址的所述數(shù)據(jù)狀態(tài)。基于上述，本發(fā)明的范例實(shí)施例所提供的存儲(chǔ)器管理方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器儲(chǔ)存裝置，可根據(jù)所接收的調(diào)整指令更新邏輯地址狀態(tài)表，并且在系統(tǒng)閑暇時(shí)藉由已更新的邏輯地址狀態(tài)表來(lái)更新實(shí)體地址狀態(tài)表，以減少處理調(diào)整指令所耗費(fèi)的時(shí)間，進(jìn)而增進(jìn)工作效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。附圖說(shuō)明圖1是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的主機(jī)系統(tǒng)、存儲(chǔ)器儲(chǔ)存裝置及輸入/輸出(i/o)裝置的示意圖；圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所顯示的主機(jī)系統(tǒng)、存儲(chǔ)器儲(chǔ)存裝置及i/o裝置的示意圖；圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所顯示的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置的示意圖；圖4是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的存儲(chǔ)器儲(chǔ)存裝置的概要方框圖；圖5是根據(jù)一范例實(shí)施例所顯示的存儲(chǔ)器控制電路單元的概要方框圖；圖6是根據(jù)第一范例實(shí)施例所顯示的管理可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的裝置的示意圖；圖7是根據(jù)第一范例實(shí)施例所顯示的管理可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的裝置的示意圖；圖8是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的邏輯轉(zhuǎn)實(shí)體地址映像表與實(shí)體轉(zhuǎn)邏輯地址映像表的示意圖；圖9是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的根據(jù)調(diào)整指令更新邏輯地址狀態(tài)表的示意圖；圖10是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的實(shí)體地址狀態(tài)表的示意圖；圖11是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的更新實(shí)體地址狀態(tài)表的示意圖；圖12是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的存儲(chǔ)器管理方法的流程圖。附圖標(biāo)記：10：存儲(chǔ)器儲(chǔ)存裝置11：主機(jī)系統(tǒng)110：系統(tǒng)總線(xiàn)111：處理器112：隨機(jī)存取存儲(chǔ)器113：只讀存儲(chǔ)器114：數(shù)據(jù)傳輸接口12：i/o裝置20：主板201：隨身碟202：記憶卡203：固態(tài)硬盤(pán)204：無(wú)線(xiàn)存儲(chǔ)器儲(chǔ)存裝置205：全球定位系統(tǒng)模塊206：網(wǎng)絡(luò)適配器207：無(wú)線(xiàn)傳輸裝置208：鍵盤(pán)209：屏幕210：喇叭211：鼠標(biāo)30：存儲(chǔ)器儲(chǔ)存裝置31：主機(jī)系統(tǒng)32：sd卡33：cf卡34：嵌入式儲(chǔ)存裝置341：嵌入式多媒體卡342：嵌入式多芯片封裝儲(chǔ)存裝置402：連接接口單元404：存儲(chǔ)器控制電路單元406：可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊410(0)～410(n)：實(shí)體抹除單元502：存儲(chǔ)器管理電路504：主機(jī)接口506：存儲(chǔ)器接口508：緩沖存儲(chǔ)器510：電源管理電路512：錯(cuò)誤檢查與校正電路602：資料區(qū)604：閑置區(qū)606：系統(tǒng)區(qū)608：取代區(qū)lba(0)、lba(h)、a～h：邏輯單元a～h：實(shí)體程序化單元820：邏輯轉(zhuǎn)實(shí)體地址映像表830：實(shí)體轉(zhuǎn)邏輯地址映像表801(0)～801(7)：邏輯地址901(0)～901(7)：實(shí)體地址910：調(diào)整指令920、921：邏輯地址狀態(tài)表802(0)～802(7)、902(0)～902(7)：數(shù)據(jù)狀態(tài)1010、1020：實(shí)體地址狀態(tài)表1101、1102、1103：箭頭s1201：從主機(jī)系統(tǒng)接收調(diào)整指令，其中所述調(diào)整指令用以指示多個(gè)邏輯單元中的至少一 邏輯單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的s1203：根據(jù)所述調(diào)整指令更新邏輯地址狀態(tài)表，其中所述邏輯地址狀態(tài)表用以反應(yīng)出所述邏輯單元中的每一邏輯單元所儲(chǔ)存的數(shù)據(jù)狀態(tài)，其中所述數(shù)據(jù)狀態(tài)包括第一狀態(tài)或第二狀態(tài)s1205：倘若符合預(yù)定條件，根據(jù)所述邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表來(lái)更新所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)s1207：依據(jù)已更新的所述實(shí)體地址狀態(tài)表對(duì)至少一無(wú)效數(shù)據(jù)進(jìn)行抹除具體實(shí)施方式圖1是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的主機(jī)系統(tǒng)、存儲(chǔ)器儲(chǔ)存裝置及輸入/輸出(i/o)裝置的示意圖。圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所顯示的主機(jī)系統(tǒng)、存儲(chǔ)器儲(chǔ)存裝置及i/o裝置的示意圖。請(qǐng)參照?qǐng)D1與圖2，主機(jī)系統(tǒng)11一般包括處理器111、隨機(jī)存取存儲(chǔ)器(randomaccessmemory,ram)112、只讀存儲(chǔ)器(readonlymemory,rom)113及數(shù)據(jù)傳輸接口114。處理器111、隨機(jī)存取存儲(chǔ)器112、只讀存儲(chǔ)器113及數(shù)據(jù)傳輸接口114皆電性連接至系統(tǒng)總線(xiàn)(systembus)110。在本范例實(shí)施例中，主機(jī)系統(tǒng)11是通過(guò)數(shù)據(jù)傳輸接口114與存儲(chǔ)器儲(chǔ)存裝置10電性連接。例如，主機(jī)系統(tǒng)11可經(jīng)由數(shù)據(jù)傳輸接口114將數(shù)據(jù)寫(xiě)入至存儲(chǔ)器儲(chǔ)存裝置10或從存儲(chǔ)器儲(chǔ)存裝置10中讀取數(shù)據(jù)。此外，主機(jī)系統(tǒng)11是通過(guò)系統(tǒng)總線(xiàn)110與i/o裝置12電性連接。例如，主機(jī)系統(tǒng)11可經(jīng)由系統(tǒng)總線(xiàn)110將輸出信號(hào)傳送至i/o裝置12或從i/o裝置12接收輸入信號(hào)。在本范例實(shí)施例中，處理器111、隨機(jī)存取存儲(chǔ)器112、只讀存儲(chǔ)器113及數(shù)據(jù)傳輸接口114可設(shè)置在主機(jī)系統(tǒng)11的主板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個(gè)。通過(guò)數(shù)據(jù)傳輸接口114，主板20可以經(jīng)由有線(xiàn)或無(wú)線(xiàn)方式電性連接至存儲(chǔ)器儲(chǔ)存裝置10。存儲(chǔ)器儲(chǔ)存裝置10可例如是隨身碟201、記憶卡202、固態(tài)硬盤(pán)(solidstatedrive,ssd)203或無(wú)線(xiàn)存儲(chǔ)器儲(chǔ)存裝置204。無(wú)線(xiàn)存儲(chǔ)器儲(chǔ)存裝置204可例如是近距離無(wú)線(xiàn)通信(nearfieldcommunication,nfc)存儲(chǔ)器儲(chǔ)存裝置、無(wú)線(xiàn)傳真(wifi)存儲(chǔ)器儲(chǔ)存裝置、藍(lán)牙(bluetooth)存儲(chǔ)器儲(chǔ)存裝置或低功耗藍(lán)牙存儲(chǔ)器儲(chǔ)存裝置(例如，ibeacon)等以各式無(wú)線(xiàn)通信技術(shù)為基礎(chǔ)的存儲(chǔ)器儲(chǔ)存裝置。此外，主板20也可以通過(guò)系統(tǒng)總線(xiàn)110電性連接至全球定位系統(tǒng)(globalpositioningsystem,gps)模塊205、網(wǎng)絡(luò)適配器206、無(wú)線(xiàn)傳輸裝置207、鍵盤(pán)208、屏幕209、喇叭210、鼠標(biāo)211等各式i/o裝置。例如，在一范例實(shí)施例中，主板20可通過(guò)無(wú)線(xiàn)傳輸裝置207存取無(wú)線(xiàn)存儲(chǔ)器儲(chǔ)存裝置204。在一范例實(shí)施例中，所提及的主機(jī)系統(tǒng)為可實(shí)質(zhì)地與存儲(chǔ)器儲(chǔ)存裝置配合以?xún)?chǔ)存數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實(shí)施例中，主機(jī)系統(tǒng)是以計(jì)算機(jī)系統(tǒng)來(lái)作說(shuō)明，然而，圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所顯示的主機(jī)系統(tǒng)與存儲(chǔ)器儲(chǔ)存裝置的示意圖。請(qǐng)參照?qǐng)D3，在另一范例實(shí)施例中，主機(jī)系統(tǒng)31也可以是數(shù)碼相機(jī)、攝影機(jī)、通信裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲(chǔ)器儲(chǔ)存裝置30可為其所使用的sd卡32、cf卡33或嵌入式 儲(chǔ)存裝置34等各式非易失性存儲(chǔ)器儲(chǔ)存裝置。嵌入式儲(chǔ)存裝置34包括嵌入式多媒體卡(embeddedmmc,emmc)341和/或嵌入式多芯片封裝儲(chǔ)存裝置(embeddedmultichippackage,emcp)342等各類(lèi)型將存儲(chǔ)器模塊直接電性連接于主機(jī)系統(tǒng)的基板上的嵌入式儲(chǔ)存裝置。圖4是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的存儲(chǔ)器儲(chǔ)存裝置的概要方框圖。請(qǐng)參照?qǐng)D4，存儲(chǔ)器儲(chǔ)存裝置10包括連接接口單元402、存儲(chǔ)器控制電路單元404與可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406。在本范例實(shí)施例中，連接接口單元402是兼容于序列先進(jìn)附件(serialadvancedtechnologyattachment,sata)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402亦可以是符合并列先進(jìn)附件(paralleladvancedtechnologyattachment,pata)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(huì)(instituteofelectricalandelectronicengineers,ieee)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(peripheralcomponentinterconnectexpress,pciexpress)標(biāo)準(zhǔn)、通用串行總線(xiàn)(universalserialbus,usb)標(biāo)準(zhǔn)、安全數(shù)字(securedigital,sd)接口標(biāo)準(zhǔn)、超高速一代(ultrahighspeed-i,uhs-i)接口標(biāo)準(zhǔn)、超高速二代(ultrahighspeed-ii,uhs-ii)接口標(biāo)準(zhǔn)、記憶棒(memorystick,ms)接口標(biāo)準(zhǔn)、多芯片封裝(multi-chippackage)接口標(biāo)準(zhǔn)、多媒體儲(chǔ)存卡(multimediacard,mmc)接口標(biāo)準(zhǔn)、崁入式多媒體儲(chǔ)存卡(embeddedmultimediacard,emmc)接口標(biāo)準(zhǔn)、通用閃存(universalflashstorage,ufs)接口標(biāo)準(zhǔn)、嵌入式多芯片封裝(embeddedmultichippackage,emcp)接口標(biāo)準(zhǔn)、小型快閃(compactflash,cf)接口標(biāo)準(zhǔn)、整合式驅(qū)動(dòng)電子接口(integrateddeviceelectronics,ide)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。連接接口單元402可與存儲(chǔ)器控制電路單元404封裝在一個(gè)芯片中，或者連接接口單元402是布設(shè)于一包含存儲(chǔ)器控制電路單元404的芯片外。存儲(chǔ)器控制電路單元404用以執(zhí)行以硬件型式或固件型式實(shí)作的多個(gè)邏輯門(mén)或控制指令，并且根據(jù)主機(jī)系統(tǒng)11的指令在可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406中進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與抹除等運(yùn)作。可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406是電性連接至存儲(chǔ)器控制電路單元404，并且用以?xún)?chǔ)存主機(jī)系統(tǒng)11所寫(xiě)入的數(shù)據(jù)。可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406具有實(shí)體抹除單元410(0)～410(n)。例如，實(shí)體抹除單元410(0)～410(n)可屬于同一個(gè)存儲(chǔ)器晶粒(die)或者屬于不同的存儲(chǔ)器晶粒。每一實(shí)體抹除單元分別具有多個(gè)實(shí)體程序化單元，其中屬于同一個(gè)實(shí)體抹除單元的實(shí)體程序化單元可被獨(dú)立地寫(xiě)入且被同時(shí)地抹除。然而，必須了解的是，本發(fā)明不限于此，每一實(shí)體抹除單元是可由64個(gè)實(shí)體程序化單元、256個(gè)實(shí)體程序化單元或其他任意個(gè)實(shí)體程序化單元所組成。更詳細(xì)來(lái)說(shuō)，實(shí)體抹除單元為抹除的最小單位。即，每一實(shí)體抹除單元含有最小數(shù)目之一并被抹除的記憶胞。實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫(xiě)入數(shù)據(jù)的最小單元。每一實(shí)體程序化單元通常包括數(shù)據(jù)位區(qū)與冗余位區(qū)。數(shù)據(jù)位區(qū)包含多個(gè)實(shí)體存取地址用以?xún)?chǔ)存用戶(hù)的數(shù)據(jù)，而冗余位區(qū)用以?xún)?chǔ)存系統(tǒng)的數(shù)據(jù)(例如，控制信息與錯(cuò)誤更正碼)。在本范例實(shí)施例中，每一個(gè)實(shí)體程序化單元的數(shù)據(jù)位區(qū)中會(huì)包含8個(gè)實(shí)體存取地址，且一個(gè)實(shí)體存取地址的大小為512字節(jié)(byte)。然而，在其他范例實(shí)施例中，數(shù)據(jù)位區(qū)中也可包含數(shù)目更多或更少的實(shí)體存取地址，本發(fā)明并不限制實(shí)體存取地址的大小以及個(gè)數(shù)。例如，在一范例實(shí)施例中，實(shí)體抹除單元為實(shí)體區(qū)塊，并且實(shí)體程序化單元為實(shí)體頁(yè)面或?qū)嶓w扇區(qū)，但本發(fā)明不以此為限。在本范例實(shí)施例中，可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406為多階記憶胞(multilevelcell， mlc)nand型閃存模塊(即，一個(gè)記憶胞中可儲(chǔ)存2個(gè)數(shù)據(jù)位的閃存模塊)。然而，本發(fā)明不限于此，可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406亦可是單階記憶胞(singlelevelcell，slc)nand型閃存模塊(即，一個(gè)記憶胞中可儲(chǔ)存1個(gè)數(shù)據(jù)位的閃存模塊)、三階記憶胞(trinarylevelcell，tlc)nand型閃存模塊(即，一個(gè)記憶胞中可儲(chǔ)存3個(gè)數(shù)據(jù)位的閃存模塊)、其他閃存模塊或其他具有相同特性的存儲(chǔ)器模塊。圖5是根據(jù)一范例實(shí)施例所顯示之存儲(chǔ)器控制電路單元的概要方框圖。請(qǐng)參照?qǐng)D5，存儲(chǔ)器控制電路單元404包括存儲(chǔ)器管理電路502、主機(jī)接口504與存儲(chǔ)器接口506。存儲(chǔ)器管理電路502用以控制存儲(chǔ)器控制電路單元404的整體運(yùn)作。具體來(lái)說(shuō)，存儲(chǔ)器管理電路502具有多個(gè)控制指令，并且在存儲(chǔ)器儲(chǔ)存裝置10運(yùn)作時(shí)，此些控制指令會(huì)被執(zhí)行以進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與抹除等運(yùn)作。在本范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令是以固件型式來(lái)實(shí)作。例如，存儲(chǔ)器管理電路502具有微處理器單元(未顯示)與只讀存儲(chǔ)器(未顯示)，并且此些控制指令是被刻錄至此只讀存儲(chǔ)器中。當(dāng)存儲(chǔ)器儲(chǔ)存裝置10運(yùn)作時(shí)，此些控制指令會(huì)由微處理器單元來(lái)執(zhí)行以進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與抹除等運(yùn)作。在本發(fā)明另一范例實(shí)施例中，存儲(chǔ)器管理電路502的控制指令亦可以程序代碼型式儲(chǔ)存于可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的特定區(qū)域(例如，存儲(chǔ)器模塊中專(zhuān)用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲(chǔ)器管理電路502具有微處理器單元(未顯示)、只讀存儲(chǔ)器(未顯示)及隨機(jī)存取存儲(chǔ)器(未顯示)。特別是，此只讀存儲(chǔ)器具有驅(qū)動(dòng)碼，并且當(dāng)存儲(chǔ)器控制電路單元404被致能時(shí)，微處理器單元會(huì)先執(zhí)行此驅(qū)動(dòng)碼段來(lái)將儲(chǔ)存于可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406中的控制指令加載至存儲(chǔ)器管理電路502的隨機(jī)存取存儲(chǔ)器中。之后，微處理器單元會(huì)運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫(xiě)入、讀取與抹除等運(yùn)作。主機(jī)接口504是電性連接至存儲(chǔ)器管理電路502并且用以電性連接至連接接口單元402，以接收與識(shí)別主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說(shuō)，主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)會(huì)通過(guò)主機(jī)接口504來(lái)傳送至存儲(chǔ)器管理電路502。在本范例實(shí)施例中，主機(jī)接口504是兼容于emmc標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口504亦可以是兼容于pata標(biāo)準(zhǔn)、ieee1394標(biāo)準(zhǔn)、pciexpress標(biāo)準(zhǔn)、ufs標(biāo)準(zhǔn)、uhs-i接口標(biāo)準(zhǔn)、uhs-ii接口標(biāo)準(zhǔn)、sd標(biāo)準(zhǔn)、ms標(biāo)準(zhǔn)、sata標(biāo)準(zhǔn)、cf標(biāo)準(zhǔn)、ide標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲(chǔ)器接口506是電性連接至存儲(chǔ)器管理電路502并且用以存取可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406。也就是說(shuō)，欲寫(xiě)入至可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的數(shù)據(jù)會(huì)經(jīng)由存儲(chǔ)器接口506轉(zhuǎn)換為可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406所能接受的格式。在一范例實(shí)施例中，存儲(chǔ)器控制電路單元404還包括緩沖存儲(chǔ)器508、電源管理電路510與錯(cuò)誤檢查與校正電路512。緩沖存儲(chǔ)器508是電性連接至存儲(chǔ)器管理電路502并且用以暫存來(lái)自于主機(jī)系統(tǒng)11的數(shù)據(jù)與指令或來(lái)自于可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的數(shù)據(jù)。電源管理電路510是電性連接至存儲(chǔ)器管理電路502并且用以控制存儲(chǔ)器儲(chǔ)存裝置10的電源。錯(cuò)誤檢查與校正電路512是電性連接至存儲(chǔ)器管理電路502并且用以執(zhí)行錯(cuò)誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來(lái)說(shuō)，當(dāng)存儲(chǔ)器管理電路502從主機(jī)系統(tǒng)11中接收到寫(xiě)入 指令時(shí)，錯(cuò)誤檢查與校正電路512會(huì)為對(duì)應(yīng)此寫(xiě)入指令的數(shù)據(jù)產(chǎn)生對(duì)應(yīng)的錯(cuò)誤檢查與校正碼(errorcheckingandcorrectingcode,ecccode)，并且存儲(chǔ)器管理電路502會(huì)將對(duì)應(yīng)此寫(xiě)入指令的數(shù)據(jù)與對(duì)應(yīng)的錯(cuò)誤檢查與校正碼寫(xiě)入至可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406中。之后，當(dāng)存儲(chǔ)器管理電路502從可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406中讀取數(shù)據(jù)時(shí)會(huì)同時(shí)讀取此數(shù)據(jù)對(duì)應(yīng)的錯(cuò)誤檢查與校正碼，并且錯(cuò)誤檢查與校正電路512會(huì)根據(jù)此錯(cuò)誤檢查與校正碼對(duì)所讀取的數(shù)據(jù)執(zhí)行錯(cuò)誤檢查與校正程序。圖6是根據(jù)第一范例實(shí)施例所顯示之管理可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的裝置的示意圖。必須了解的是，在此描述可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的運(yùn)作時(shí)，“選擇”、“分組”、“劃分”、“關(guān)聯(lián)”等詞是邏輯上的概念。也就是說(shuō)，可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的實(shí)體抹除單元的實(shí)際位置并未更動(dòng)，而是邏輯上對(duì)可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的實(shí)體抹除單元進(jìn)行操作。請(qǐng)參照?qǐng)D6，可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406具有多個(gè)實(shí)體抹除單元410(0)～410(n)，每一實(shí)體抹除單元具有多個(gè)實(shí)體程序化單元。在本范例實(shí)施例中，實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫(xiě)入數(shù)據(jù)的最小單元。例如，實(shí)體程序化單元為實(shí)體頁(yè)面或是實(shí)體扇(sector)。若實(shí)體程序化單元為實(shí)體頁(yè)面，則每一個(gè)實(shí)體程序化單元通常包括數(shù)據(jù)位區(qū)與冗余位區(qū)。數(shù)據(jù)位區(qū)包含多個(gè)實(shí)體扇，用以?xún)?chǔ)存用戶(hù)的數(shù)據(jù)，而冗余位區(qū)用以?xún)?chǔ)存系統(tǒng)的數(shù)據(jù)(例如，錯(cuò)誤更正碼或其他系統(tǒng)用于管理的數(shù)據(jù))。另一方面，實(shí)體抹除單元為抹除的最小單位。即，每一實(shí)體抹除單元含有最小數(shù)目之一并被抹除的記憶胞。例如，實(shí)體抹除單元為實(shí)體區(qū)塊。存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的實(shí)體抹除單元410(0)～410(n)邏輯地分組為數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608。邏輯上屬于數(shù)據(jù)區(qū)602與閑置區(qū)604的實(shí)體抹除單元是用以?xún)?chǔ)存來(lái)自于主機(jī)系統(tǒng)11的數(shù)據(jù)，并且在數(shù)據(jù)區(qū)602與閑置區(qū)604的實(shí)體抹除單元可被映像至主機(jī)系統(tǒng)11的多個(gè)邏輯單元(如，數(shù)據(jù)區(qū)602與閑置區(qū)604的實(shí)體區(qū)塊被映像至主機(jī)系統(tǒng)11的邏輯區(qū)塊)。具體來(lái)說(shuō)，數(shù)據(jù)區(qū)602的實(shí)體抹除單元是被視為已儲(chǔ)存數(shù)據(jù)的實(shí)體抹除單元，而閑置區(qū)604的實(shí)體抹除單元是用以替換數(shù)據(jù)區(qū)602的實(shí)體抹除單元。也就是說(shuō)，假設(shè)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)從主機(jī)系統(tǒng)11接收到寫(xiě)入指令與對(duì)應(yīng)此寫(xiě)入指令的欲寫(xiě)入的數(shù)據(jù)。所述寫(xiě)入指令指示將欲寫(xiě)入的數(shù)據(jù)儲(chǔ)存至至少一第一邏輯單元。反應(yīng)此寫(xiě)入指令，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將此欲寫(xiě)入的數(shù)據(jù)儲(chǔ)存至映像至至少一第一邏輯單元的可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的至少一第一實(shí)體抹除單元。或者，若數(shù)據(jù)區(qū)602)沒(méi)有任何已映像至至少一第一邏輯單元的實(shí)體抹除單元，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)從閑置區(qū)604中選擇至少一實(shí)體抹除單元做為至少一第一實(shí)體抹除單元，再將數(shù)據(jù)寫(xiě)入至所選擇的至少一第一實(shí)體抹除單元，以替換數(shù)據(jù)區(qū)602的實(shí)體抹除單元。邏輯上屬于系統(tǒng)區(qū)606的實(shí)體抹除單元是用以記錄關(guān)于可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的系統(tǒng)數(shù)據(jù)。例如，系統(tǒng)數(shù)據(jù)包括關(guān)于可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的制造商與型號(hào)、可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406所屬的存儲(chǔ)器晶粒編號(hào)、實(shí)體抹除單元數(shù)、每一實(shí)體抹除單元的實(shí)體程序化單元數(shù)等。邏輯上屬于取代區(qū)608中的實(shí)體抹除單元是用于壞實(shí)體抹除單元取代程序，以取代損壞 的實(shí)體抹除單元。具體來(lái)說(shuō)，倘若取代區(qū)608中仍存有正常的實(shí)體抹除單元并且數(shù)據(jù)區(qū)602的實(shí)體抹除單元損壞時(shí)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)從取代區(qū)608中選擇正常的實(shí)體抹除單元來(lái)更換損壞的實(shí)體抹除單元。特別是，可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊406的數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608的實(shí)體抹除單元的數(shù)量會(huì)根據(jù)不同的存儲(chǔ)器規(guī)格而有所不同。此外，必須了解的是，在存儲(chǔ)器儲(chǔ)存裝置10的運(yùn)作中，實(shí)體抹除單元關(guān)聯(lián)至數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608的分組關(guān)系會(huì)動(dòng)態(tài)地變動(dòng)。例如，當(dāng)閑置區(qū)604中的實(shí)體抹除單元損壞而被取代區(qū)608的實(shí)體抹除單元取代時(shí)，則原本取代區(qū)608的實(shí)體抹除單元會(huì)被關(guān)聯(lián)至閑置區(qū)604。或是，從閑置區(qū)604選擇實(shí)體抹除單元來(lái)儲(chǔ)存寫(xiě)入數(shù)據(jù)之后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將此實(shí)體抹除單元關(guān)聯(lián)至數(shù)據(jù)區(qū)602并且將對(duì)應(yīng)所寫(xiě)入的數(shù)據(jù)的邏輯單元映像至此實(shí)體抹除單元。圖7是根據(jù)第一范例實(shí)施例所顯示的管理可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的裝置的示意圖。以下配合圖6、圖7來(lái)說(shuō)明可復(fù)寫(xiě)式非易失性存儲(chǔ)器模塊的裝置的管理架構(gòu)。請(qǐng)參照?qǐng)D7，假設(shè)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)已配置邏輯單元lba(0)～lba(h)來(lái)映像數(shù)據(jù)區(qū)602的實(shí)體抹除單元410(0)～410(f-1)，并且主機(jī)系統(tǒng)11是通過(guò)邏輯單元lba(0)～lba(h)來(lái)存取數(shù)據(jù)區(qū)602中的數(shù)據(jù)。在此，每一個(gè)邏輯單元lba(0)～lba(h)可以是由一或多個(gè)邏輯地址組成。例如，邏輯單元可以是邏輯區(qū)塊(logicalblock)、邏輯頁(yè)面(logicalpage)或是邏輯扇區(qū)(logicalsector)。一個(gè)邏輯單元可以是映像至一或多個(gè)實(shí)體單元，其中實(shí)體單元可以是一或多個(gè)實(shí)體地址、一或多個(gè)實(shí)體扇、一或多個(gè)實(shí)體程序化單元或者一或多個(gè)實(shí)體抹除單元。在本范例實(shí)施例中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)建立邏輯轉(zhuǎn)實(shí)體地址映像表(logicaltophysicaladdressmappingtable)與實(shí)體轉(zhuǎn)邏輯地址映像表(physicaltologicaladdressmappingtable)，以記錄邏輯單元(如，邏輯區(qū)塊、邏輯頁(yè)面或邏輯扇區(qū))與實(shí)體單元(如，實(shí)體抹除單元、實(shí)體程序化單元、實(shí)體扇區(qū))之間的映像關(guān)系。換言之，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可藉由邏輯轉(zhuǎn)實(shí)體地址映像表來(lái)查找一邏輯單元所映像的實(shí)體單元，并且存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可藉由實(shí)體轉(zhuǎn)邏輯地址映像表來(lái)查找一實(shí)體單元所映像的邏輯單元。當(dāng)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)欲更新某個(gè)邏輯單元的映像時(shí)，對(duì)應(yīng)此邏輯單元所屬的邏輯轉(zhuǎn)實(shí)體地址映像表會(huì)被加載至緩沖存儲(chǔ)器來(lái)被更新。相似地，存儲(chǔ)器控制電路單元404亦會(huì)對(duì)應(yīng)地更新實(shí)體轉(zhuǎn)邏輯地址映像表。舉例來(lái)說(shuō)，假設(shè)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)已配置邏輯單元lba(0)～lba(h)來(lái)映像數(shù)據(jù)區(qū)602的實(shí)體抹除單元410(0)～410(f-1)，并且具有一數(shù)據(jù)欲寫(xiě)入至邏輯單元lba(0)。倘若邏輯單元lba(0)尚未映像至任何實(shí)體抹除單元時(shí)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可從閑置區(qū)604中選擇一個(gè)實(shí)體抹除單元(如，實(shí)體抹除單元410(f))來(lái)儲(chǔ)存此數(shù)據(jù)。并且，在寫(xiě)入此數(shù)據(jù)至實(shí)體抹除單元410(f)后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將實(shí)體抹除單元410(f)關(guān)聯(lián)至數(shù)據(jù)區(qū)602，將邏輯單元lba(0)映像至實(shí)體抹除單元410(f)，并且記錄邏輯單元lba(0)的邏輯地址與邏輯單元lba(0)所映像的實(shí)體抹除單元410(f)的實(shí)體地址，以更新邏輯轉(zhuǎn)實(shí)體地址映像表與實(shí)體轉(zhuǎn)邏輯地址映像表。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的邏輯轉(zhuǎn)實(shí)體地址映像表與實(shí)體轉(zhuǎn)邏輯地址映 像表的示意圖。請(qǐng)參照?qǐng)D8，在本范例實(shí)施例中，假設(shè)邏輯單元例如是邏輯頁(yè)面，并且存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)配置多個(gè)實(shí)體程序化單元來(lái)被映像至主機(jī)系統(tǒng)的多個(gè)邏輯單元(邏輯頁(yè)面)。為了便于說(shuō)明，在此簡(jiǎn)單假設(shè)邏輯轉(zhuǎn)實(shí)體地址映像表820與實(shí)體轉(zhuǎn)邏輯地址映像表830記錄8個(gè)邏輯單元與8個(gè)實(shí)體程序化單元之間的映像關(guān)系。舉例來(lái)說(shuō)，假設(shè)8個(gè)邏輯單元a～h的邏輯地址分別為邏輯地址801(0)～801(7)，并且8個(gè)實(shí)體程序化單元a～h的實(shí)體地址分別為實(shí)體地址901(0)～901(7)。邏輯轉(zhuǎn)實(shí)體地址映像表820記錄了8個(gè)邏輯單元a～h的邏輯地址801(0)～801(7)與分別映射至所述8個(gè)邏輯單元a～h的8個(gè)實(shí)體程序化單元a～h的實(shí)體地址901(0)～901(7)。簡(jiǎn)單來(lái)說(shuō)，亦可稱(chēng)為邏輯地址801(0)～801(7)映像至實(shí)體地址901(0)～901(7)。例如，藉由邏輯地址801(0)可查找到實(shí)體地址901(7)，并且可知道映像至對(duì)應(yīng)邏輯地址801(0)的邏輯單元a的實(shí)體程序化單元為實(shí)體地址為實(shí)體地址901(7)的實(shí)體程序化單元h。以此類(lèi)推，根據(jù)邏輯轉(zhuǎn)實(shí)體地址映像表820，可知邏輯地址801(1)映像至實(shí)體地址901(3)；邏輯地址801(2)映像至實(shí)體地址901(4)；邏輯地址801(3)映像至實(shí)體地址901(5)；邏輯地址801(4)映像至實(shí)體地址901(2)；邏輯地址801(5)映像至實(shí)體地址901(1)；邏輯地址801(6)映像至實(shí)體地址901(6)；邏輯地址801(7)映像至實(shí)體地址901(0)。換言之，根據(jù)邏輯轉(zhuǎn)實(shí)體地址映像表820，可知邏輯單元a映像至實(shí)體程序化單元h；邏輯單元b映像至實(shí)體程序化單元d；邏輯單元c映像至實(shí)體程序化單元e；邏輯單元d映像至實(shí)體程序化單元f；邏輯單元e映像至實(shí)體程序化單元c；邏輯單元f映像至實(shí)體程序化單元b；邏輯單元g映像至實(shí)體程序化單元g；邏輯單元h映像至實(shí)體程序化單元a。相對(duì)地，實(shí)體轉(zhuǎn)邏輯地址映像表830記錄了8個(gè)實(shí)體程序化單元a～h的實(shí)體地址901(0)～901(7)與分別映像至所述8個(gè)實(shí)體程序化單元a～h的8個(gè)邏輯單元a～h的邏輯地址801(0)～801(7)。例如，根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表830，可知實(shí)體地址901(0)映像至邏輯地址801(7)；實(shí)體地址901(1)映像至邏輯地址801(5)；實(shí)體地址901(2)映像至邏輯地址801(4)；實(shí)體地址901(3)映像至邏輯地址801(1)；實(shí)體地址901(4)映像至邏輯地址801(2)；實(shí)體地址901(5)映像至邏輯地址801(3)；實(shí)體地址901(6)映像至邏輯地址801(6)；實(shí)體地址901(7)映像至邏輯地址801(0)。換言之，根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表830，可知實(shí)體程序化單元a映像至邏輯單元h；實(shí)體程序化單元b映像至邏輯單元f；實(shí)體程序化單元c映像至邏輯單元e；實(shí)體程序化單元d映像至邏輯單元b；實(shí)體程序化單元e映像至邏輯單元c；實(shí)體程序化單元f映像至邏輯單元d；實(shí)體程序化單元g映像至邏輯單元g；實(shí)體程序化單元h映像至邏輯單元a。應(yīng)注意的是，上述邏輯轉(zhuǎn)實(shí)體地址映像表與實(shí)體轉(zhuǎn)邏輯地址映像表所具有的組件數(shù)目為示例性的，并不限定本發(fā)明。廠商可采取其它數(shù)目的邏輯地址、實(shí)體狀態(tài)的數(shù)量與形式來(lái)設(shè)計(jì)邏輯轉(zhuǎn)實(shí)體地址映像表與實(shí)體轉(zhuǎn)邏輯地址映像表。在本范例實(shí)施例中，當(dāng)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)欲將數(shù)據(jù)寫(xiě)入至一個(gè)實(shí)體抹除單元時(shí)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)判斷此實(shí)體抹除單元是否已經(jīng)或即將被寫(xiě)滿(mǎn)。若此實(shí)體抹除單元已經(jīng)或即將被寫(xiě)滿(mǎn)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)從閑置區(qū)604中選擇另一個(gè)實(shí)體抹除單元做為目前使用的實(shí)體抹除單元，以繼續(xù)寫(xiě)入數(shù)據(jù)至此目前使用的實(shí)體抹除單元。此外，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可對(duì)數(shù)據(jù)區(qū)602中的一或多個(gè)儲(chǔ)存有有效數(shù)據(jù)的實(shí)體抹除單元執(zhí)行數(shù)據(jù)合并 (merging)程序或垃圾回收(garbagecollection)程序，以釋放出一或多個(gè)實(shí)體抹除單元并將其關(guān)聯(lián)至閑置區(qū)604。例如，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將屬于一個(gè)邏輯單元的數(shù)據(jù)寫(xiě)入至從閑置區(qū)604選擇的一個(gè)實(shí)體抹除單元并且將數(shù)據(jù)區(qū)602中原先映像至此邏輯單元的一個(gè)實(shí)體抹除單元的部分?jǐn)?shù)據(jù)標(biāo)示為無(wú)效數(shù)據(jù)。然后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可將此原先映像至此邏輯單元的實(shí)體抹除單元中剩余的有效數(shù)據(jù)復(fù)制到此從閑置區(qū)604所選擇的實(shí)體抹除單元并且將此原先映像至此邏輯單元的一個(gè)實(shí)體抹除單元關(guān)聯(lián)至閑置區(qū)604。藉此，完成一次的數(shù)據(jù)合并程序。在垃圾回收程序中，數(shù)據(jù)區(qū)602中的一或多個(gè)實(shí)體程序化單元所儲(chǔ)存的有效數(shù)據(jù)會(huì)被復(fù)制到從閑置區(qū)604中選擇的一或多個(gè)實(shí)體抹除單元并且所儲(chǔ)存的有效數(shù)據(jù)皆已被復(fù)制的實(shí)體抹除單元會(huì)被關(guān)聯(lián)至閑置區(qū)604。被關(guān)聯(lián)至閑置區(qū)604的實(shí)體抹除單元可在被抹除后再關(guān)聯(lián)至閑置區(qū)604或關(guān)聯(lián)至閑置區(qū)604后再抹除，在此不限制抹除的時(shí)間點(diǎn)。一般來(lái)說(shuō)，記錄有效數(shù)據(jù)與無(wú)效數(shù)據(jù)的方法與垃圾回收操作是相關(guān)聯(lián)的。根據(jù)本范例實(shí)施例所提供的存儲(chǔ)器管理方法，可僅耗費(fèi)短的時(shí)間并且可確實(shí)地根據(jù)調(diào)整指令來(lái)更新儲(chǔ)存無(wú)效數(shù)據(jù)的邏輯地址與實(shí)體地址(記錄關(guān)于儲(chǔ)存有無(wú)效數(shù)據(jù)的邏輯地址與實(shí)體地址的信息)。如此一來(lái)，可根據(jù)所更新/記錄的關(guān)于儲(chǔ)存有無(wú)效數(shù)據(jù)的邏輯地址與實(shí)體地址的信息來(lái)執(zhí)行垃圾回收操作，以增進(jìn)垃圾回收的效率。其中，在本范例實(shí)施例中，調(diào)整指令用以指示所述邏輯單元中的至少一邏輯單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的，并且調(diào)整指令可為整理指令(trimcommand)、刪除指令(deletecommand)….或其他指令。以下為了便于說(shuō)明，將以整理指令(trimcommand)作為調(diào)整指令來(lái)做說(shuō)明。具體來(lái)說(shuō)，在本范例實(shí)施例中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)使用邏輯地址狀態(tài)表(logicalvalidtable)來(lái)反應(yīng)(記錄)儲(chǔ)存在主機(jī)系統(tǒng)的多個(gè)邏輯單元中的數(shù)據(jù)的數(shù)據(jù)狀態(tài)(如，有效狀態(tài)或是無(wú)效狀態(tài))，以在爾后可經(jīng)由查找邏輯地址狀態(tài)表來(lái)判斷儲(chǔ)存在主機(jī)系統(tǒng)的多個(gè)邏輯單元中的數(shù)據(jù)是否是有效的。相似地，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)使用實(shí)體地址狀態(tài)表(physicalvalidtable)來(lái)反應(yīng)(記錄)儲(chǔ)存在主機(jī)系統(tǒng)的多個(gè)實(shí)體單元中的數(shù)據(jù)的數(shù)據(jù)狀態(tài)(如，有效狀態(tài)或是無(wú)效狀態(tài))，以在爾后可經(jīng)由查找實(shí)體地址狀態(tài)表來(lái)判斷儲(chǔ)存在主機(jī)系統(tǒng)的多個(gè)實(shí)體單元中的數(shù)據(jù)是否是有效的。換句話(huà)說(shuō)，當(dāng)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)接收到調(diào)整指令后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)調(diào)整指令所指示的無(wú)效數(shù)據(jù)的邏輯地址來(lái)對(duì)應(yīng)地更新邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表。如此一來(lái)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)可利用邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表所反應(yīng)出的儲(chǔ)存在邏輯地址或?qū)嶓w地址的數(shù)據(jù)的數(shù)據(jù)狀態(tài)來(lái)做進(jìn)一步的管理(例如，垃圾回收操作)。以下會(huì)搭配圖9、圖10、與圖11來(lái)詳細(xì)說(shuō)明本發(fā)明所提供的存儲(chǔ)器管理方法，其可有效地處理所接收的調(diào)整指令。圖9是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的根據(jù)調(diào)整指令更新邏輯地址狀態(tài)表的示意圖。請(qǐng)參考圖9，舉例來(lái)說(shuō)，假設(shè)邏輯地址狀態(tài)表920記錄有邏輯單元a～h的邏輯地址801(0)～801(7)與分別儲(chǔ)存在邏輯地址801(0)～801(7)的數(shù)據(jù)的數(shù)據(jù)狀態(tài)802(0)～802(7)。其中，數(shù)據(jù)狀態(tài)可包括第一狀態(tài)(如，第一狀態(tài)被標(biāo)記為“1”)或第二狀態(tài)(如，第二狀態(tài)被標(biāo)記為“0”)。在本實(shí)施例中，第一狀態(tài)用以表示儲(chǔ)存在邏輯地址的數(shù)據(jù)是有效的，并且第二狀態(tài)用以表示儲(chǔ)存在邏輯地址的數(shù)據(jù)是無(wú)效的，但本發(fā)明不限于此。例如，在另一實(shí)施例中，第一狀態(tài)用以表示儲(chǔ)存在邏輯地址的數(shù)據(jù)是無(wú)效的，并且第二狀態(tài)用以表示儲(chǔ)存在邏輯地址的數(shù)據(jù)是有 效的。此外，廠商亦可以采用其他合適方式來(lái)表示第一狀態(tài)與第二狀態(tài)。例如，第一狀態(tài)可被標(biāo)記為“1”或“00”，并且第二狀態(tài)可被標(biāo)記為“0”或“11”。從圖9可看到，儲(chǔ)存在邏輯地址801(0)～801(7)的數(shù)據(jù)都是第一狀態(tài)(如，“1”)，也就是說(shuō)，儲(chǔ)存在邏輯地址801(0)～801(7)的數(shù)據(jù)都是有效的。假設(shè)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)從主機(jī)系統(tǒng)11接收到調(diào)整指令910，其中調(diào)整指令910指示儲(chǔ)存在邏輯單元801(0)、801(1)的資料已成為無(wú)效的(如，此數(shù)據(jù)的數(shù)據(jù)狀態(tài)為第二狀態(tài))。接著，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)調(diào)整指令910來(lái)更新邏輯地址狀態(tài)表920。具體來(lái)說(shuō)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)此調(diào)整指令，將對(duì)應(yīng)邏輯地址801(0)、801(1)的數(shù)據(jù)狀態(tài)802(0)、802(1)從“1”調(diào)整為“0”，以更新邏輯地址狀態(tài)表920為已更新的邏輯地址狀態(tài)表(updatedlogicalvalidtable)921。應(yīng)注意的是，上述調(diào)整指令與邏輯地址狀態(tài)表所具有的組件數(shù)目為示例性的，并不限定本發(fā)明。廠商可采取其它數(shù)目的邏輯地址、數(shù)據(jù)狀態(tài)的數(shù)量與形式來(lái)設(shè)計(jì)調(diào)整指令或邏輯地址狀態(tài)表。圖10是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的實(shí)體地址狀態(tài)表的示意圖。請(qǐng)參照?qǐng)D10，在本范例實(shí)施例中，如上所述，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)建立至少一實(shí)體地址狀態(tài)表來(lái)記錄儲(chǔ)存在多個(gè)實(shí)體單元中的數(shù)據(jù)的數(shù)據(jù)狀態(tài)，藉此可判斷儲(chǔ)存在此些實(shí)體單元中的數(shù)據(jù)是否有效。具體來(lái)說(shuō)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將具有儲(chǔ)存有效數(shù)據(jù)的至少一實(shí)體程序化單元的至少一實(shí)體單元(亦稱(chēng)為超級(jí)區(qū)塊，superblock)劃分為一數(shù)據(jù)鏈結(jié)(datalink)。所述實(shí)體單元例如是實(shí)體抹除單元或是實(shí)體區(qū)塊。在本范例實(shí)施例中，所述實(shí)體單元具有1個(gè)實(shí)體抹除單元。然而，在其他實(shí)施例中，所述實(shí)體單元亦可具有其它數(shù)目的實(shí)體抹除單元。所述數(shù)據(jù)鏈結(jié)配置一實(shí)體地址狀態(tài)表。所述實(shí)體地址狀態(tài)表記錄所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元的實(shí)體地址以及所述至少一實(shí)體單元的多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的數(shù)據(jù)狀態(tài)。換句話(huà)說(shuō)，在本范例實(shí)施例中，實(shí)體地址狀態(tài)表會(huì)反應(yīng)出所對(duì)應(yīng)的數(shù)據(jù)鏈結(jié)中的多個(gè)實(shí)體程序化單元的實(shí)體地址與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)。應(yīng)注意的是，在另一實(shí)施例中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將映像至所述邏輯單元的多個(gè)實(shí)體程序化單元?jiǎng)澐譃槎鄠€(gè)數(shù)據(jù)鏈結(jié)，其中所述數(shù)據(jù)鏈結(jié)的每一個(gè)數(shù)據(jù)鏈結(jié)可配置有一個(gè)實(shí)體地址狀態(tài)表。為了簡(jiǎn)易說(shuō)明，在以下的實(shí)施例中，以對(duì)應(yīng)具有一個(gè)實(shí)體單元的數(shù)據(jù)鏈結(jié)的實(shí)體地址狀態(tài)表、對(duì)應(yīng)此數(shù)據(jù)鏈結(jié)的實(shí)體單元的實(shí)體程序化單元與映像至此數(shù)據(jù)鏈結(jié)的邏輯單元a～h來(lái)作例子，其中此實(shí)體單元具有5個(gè)實(shí)體程序化單元a～h。舉例來(lái)說(shuō)，相似于圖9中的邏輯地址狀態(tài)表，假設(shè)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)已建立了實(shí)體地址狀態(tài)表1010，其中實(shí)體地址狀態(tài)表記錄了對(duì)應(yīng)實(shí)體程序化單元a～h的實(shí)體地址901(0)～901(7)與儲(chǔ)存在實(shí)體地址901(0)～901(7)中的數(shù)據(jù)的數(shù)據(jù)狀態(tài)902(0)～902(7)。根據(jù)上述圖9的例子中判斷數(shù)據(jù)狀態(tài)的方式，可知道圖10中的邏輯單元a～c所儲(chǔ)存的數(shù)據(jù)為無(wú)效的(如，標(biāo)記為“0”)，并且邏輯單元d～h所儲(chǔ)存的數(shù)據(jù)為有效的(如，標(biāo)記為“1”)。應(yīng)注意的是，上述實(shí)體地址狀態(tài)表所具有的組件數(shù)目為示例性的，并不限定本發(fā)明。廠商可采取其它數(shù)目的實(shí)體地址、數(shù)據(jù)狀態(tài)的數(shù)量與形式來(lái)設(shè)計(jì)實(shí)體地址狀態(tài)表。在本范例實(shí)施例中，當(dāng)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)接收到調(diào)整指令后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)先更新邏輯地址狀態(tài)表。換句話(huà)說(shuō)， 反應(yīng)于所接收的調(diào)整指令，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)更新邏輯地址狀態(tài)表，但不更新實(shí)體地址狀態(tài)表。并且，在更新完邏輯地址狀態(tài)表后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)響應(yīng)給主機(jī)系統(tǒng)已將所接收的調(diào)整指令處理完畢。值得一提的是，由于調(diào)整指令所指示的多個(gè)邏輯地址大多都是連續(xù)的且映像至此些邏輯地址的實(shí)體地址有可能不連續(xù)。因此，通過(guò)僅更新邏輯地址狀態(tài)表而不更新實(shí)體地址狀態(tài)表，可以有效地節(jié)省完成處理調(diào)整指令的時(shí)間。然而，在本范例實(shí)施例中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)在預(yù)定的時(shí)機(jī)點(diǎn)來(lái)更新實(shí)體地址狀態(tài)表。具體來(lái)說(shuō)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)判斷主機(jī)系統(tǒng)是否符合一預(yù)定條件，以判斷是否要更新實(shí)體地址狀態(tài)表。舉例來(lái)說(shuō)，若主機(jī)系統(tǒng)11閑置(例如，主機(jī)系統(tǒng)沒(méi)有進(jìn)行寫(xiě)入及讀取動(dòng)作操過(guò)一預(yù)定時(shí)間)時(shí)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)判定符合預(yù)定條件。又例如，在存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)判定目前應(yīng)對(duì)儲(chǔ)存裝置進(jìn)行垃圾回收操作，判定符合預(yù)定條件。又例如，若存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)有資源可以進(jìn)行更新實(shí)體地址狀態(tài)表的操作(如，進(jìn)行連續(xù)的讀取操作，或是進(jìn)行斷電操作)時(shí)，判定符合預(yù)定條件。若判定符合預(yù)定條件，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)已更新的邏輯地址狀態(tài)表921與實(shí)體地址狀態(tài)表1010來(lái)更新實(shí)體地址狀態(tài)表1010。具體來(lái)說(shuō)，倘若符合預(yù)定條件，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)所述邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表之比對(duì)結(jié)果來(lái)更新所述實(shí)體地址狀態(tài)表。更詳細(xì)來(lái)說(shuō)，倘若符合預(yù)定條件，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)從實(shí)體地址狀態(tài)表選擇至少一實(shí)體地址，并且根據(jù)所選擇的實(shí)體地址與邏輯地址狀態(tài)表，來(lái)比對(duì)對(duì)應(yīng)所選的實(shí)體地址的邏輯地址的數(shù)據(jù)狀態(tài)與所選的實(shí)體地址的數(shù)據(jù)狀態(tài)。在本范例實(shí)施例中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)經(jīng)由實(shí)體地址狀態(tài)表以預(yù)定順序來(lái)依序檢查所述數(shù)據(jù)鏈結(jié)的所述至少一實(shí)體單元。存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可藉此來(lái)選擇進(jìn)行比對(duì)的實(shí)體地址。更詳細(xì)來(lái)說(shuō)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)以預(yù)定順序來(lái)依序檢查實(shí)體地址狀態(tài)表1010所記錄的多個(gè)實(shí)體地址與對(duì)應(yīng)的多個(gè)數(shù)據(jù)狀態(tài)，以辨識(shí)對(duì)應(yīng)實(shí)體地址狀態(tài)表1010中數(shù)據(jù)狀態(tài)為第一狀態(tài)的多個(gè)實(shí)體地址。其中，所述預(yù)定順序例如是從最前面的實(shí)體位置至最后面的實(shí)體地址、從最后面的實(shí)體位置至最前面的實(shí)體地址，或是根據(jù)實(shí)體地址狀態(tài)表所記錄的實(shí)體地址與數(shù)據(jù)狀態(tài)的時(shí)間，由最早的時(shí)間至最晚的時(shí)間的順序。舉例來(lái)說(shuō)，若判定符合預(yù)定條件，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)實(shí)體地址狀態(tài)表1010所記錄的多個(gè)實(shí)體地址901(0)～901(7)中選擇數(shù)據(jù)狀態(tài)為第一狀態(tài)(如，“1”)的實(shí)體地址(以下亦稱(chēng)，第一實(shí)體地址)。為了便于說(shuō)明，被選擇的第一實(shí)體地址的數(shù)量在此設(shè)定為1個(gè)，但本發(fā)明不限于此，廠商可自行設(shè)定合適的數(shù)量來(lái)選擇第一實(shí)體地址。例如，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)選擇數(shù)據(jù)狀態(tài)為第一狀態(tài)的實(shí)體地址901(3)作為第一實(shí)體地址。在本范例實(shí)施例中，在此假設(shè)所述預(yù)定順序是根據(jù)實(shí)體地址狀態(tài)表所記錄的實(shí)體地址與數(shù)據(jù)狀態(tài)的時(shí)間，由最早的時(shí)間至最晚的時(shí)間的順序。在上述存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)以預(yù)定順序來(lái)依序檢查實(shí)體地址狀態(tài)表1010所記錄的多個(gè)實(shí)體地址與對(duì)應(yīng)的多個(gè)數(shù)據(jù)狀態(tài)的運(yùn)作中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可根據(jù)記錄實(shí) 體地址與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)的時(shí)間先后依序來(lái)選擇(欲檢查的)第一實(shí)體地址。更詳細(xì)來(lái)說(shuō)，假設(shè)實(shí)體地址狀態(tài)表1010所記錄的實(shí)體地址901(0)～901(7)是按照記錄的時(shí)間先后從實(shí)體地址狀態(tài)表的第一欄開(kāi)始往下記錄。換句話(huà)說(shuō)，在實(shí)體地址狀態(tài)表1010中，實(shí)體地址901(0)與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)902(0)是最早被記錄在實(shí)體地址狀態(tài)表中的一筆記錄，并且實(shí)體地址901(7)與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)902(7)是最晚被記錄在實(shí)體地址狀態(tài)表中的一筆記錄。據(jù)此，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)按照實(shí)體地址901(0)～901(7)與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)的位置由上往下依序判斷實(shí)體地址901(0)～901(7)所對(duì)應(yīng)的數(shù)據(jù)狀態(tài)是否為第一狀態(tài)。例如，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)從實(shí)體地址901(0)與數(shù)據(jù)狀態(tài)902(0)來(lái)開(kāi)始判斷，并且存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)所找到的第一個(gè)為第一狀態(tài)的數(shù)據(jù)狀態(tài)的實(shí)體地址會(huì)是實(shí)體地址901(3)。接著，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)選擇實(shí)體地址901(3)來(lái)做為第一實(shí)體地址，以根據(jù)邏輯地址狀態(tài)表來(lái)比對(duì)映像至第一實(shí)體地址的第一邏輯地址的數(shù)據(jù)狀態(tài)與第一實(shí)體地址的數(shù)據(jù)狀態(tài)，進(jìn)而執(zhí)行后續(xù)的對(duì)于實(shí)體地址狀態(tài)表1010的更新操作。應(yīng)注意的是，當(dāng)處理完將實(shí)體地址901(3)作為第一實(shí)體地址的實(shí)體地址狀態(tài)表1010的更新操作后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可按照前述的判斷順序來(lái)接續(xù)判斷對(duì)應(yīng)實(shí)體地址901(4)的數(shù)據(jù)狀態(tài)902(4)。以此類(lèi)推，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可判斷所有實(shí)體地址狀態(tài)表1010中的實(shí)體地址901(0)～901(7)的數(shù)據(jù)狀態(tài)902(0)～902(7)，進(jìn)而完成對(duì)于實(shí)體地址狀態(tài)表1010的更新操作。值得一提的是，本發(fā)明并不限于上述選擇第一實(shí)體地址的方式。例如，在另一實(shí)施例中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)記錄實(shí)體地址901(0)～901(7)與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)902(0)～902(7)于實(shí)體地址狀態(tài)表1020中，并且存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)還會(huì)將記錄實(shí)體地址901(0)～901(7)與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)902(0)～902(7)的時(shí)間記錄在時(shí)間標(biāo)記1001(0)～1001(7)中。如此一來(lái)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可藉由判斷時(shí)間標(biāo)記1001(0)～1001(7)所記錄的時(shí)間先后來(lái)依序判斷實(shí)體地址的數(shù)據(jù)狀態(tài)。舉例來(lái)說(shuō)，對(duì)應(yīng)實(shí)體地址901(0)～901(7)與對(duì)應(yīng)的數(shù)據(jù)狀態(tài)902(0)～902(7)的時(shí)間標(biāo)記1001(0)～1001(7)分別為(“1”、“2”、“3”、“4”、“5”、“6”、“7”、“8”)，其中數(shù)字越小表示記錄的時(shí)間越早。也就是說(shuō)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)記錄的時(shí)間早晚，從實(shí)體地址901(7)至實(shí)體地址901(0)來(lái)判斷數(shù)據(jù)狀態(tài)是否為第一狀態(tài)。例如，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)先判斷實(shí)體地址901(0)的數(shù)據(jù)狀態(tài)1001(0)，并且最后判斷實(shí)體地址901(7)的數(shù)據(jù)狀態(tài)1001(7)。如此一來(lái)，由于第一個(gè)數(shù)據(jù)狀態(tài)為第一狀態(tài)的實(shí)體地址為901(3)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)選擇實(shí)體地址901(3)作為第一實(shí)體地址。在本范例實(shí)施例中，在選擇第一實(shí)體地址后，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表、邏輯地址狀態(tài)表與第一實(shí)體地址來(lái)判斷是否需更新實(shí)體地址狀態(tài)表中對(duì)應(yīng)第一實(shí)體地址的數(shù)據(jù)狀態(tài)。具體來(lái)說(shuō)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表來(lái)辨識(shí)第一實(shí)體地址所映像的第一邏輯地址。接著，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)邏輯地址狀態(tài)表與第一邏輯地址來(lái)判斷對(duì)應(yīng)第一邏輯地址的數(shù)據(jù)狀態(tài)是否為第二狀態(tài)。倘若在邏輯地址狀態(tài)表中對(duì)應(yīng)第一邏輯地址的數(shù)據(jù)狀態(tài)為第二狀態(tài)(如，邏輯地址狀態(tài)表中對(duì)應(yīng)第一邏輯地址的數(shù)據(jù)狀態(tài)不同于實(shí)體地址狀態(tài)表中對(duì)應(yīng)第一實(shí)體地址的數(shù)據(jù)狀態(tài))，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)判定需要更新實(shí)體地址狀態(tài)表中對(duì) 應(yīng)第一實(shí)體地址的數(shù)據(jù)狀態(tài)，并且存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將實(shí)體地址狀態(tài)表中對(duì)應(yīng)第一實(shí)體地址的數(shù)據(jù)狀態(tài)從第一狀態(tài)調(diào)整為邏輯地址狀態(tài)表中對(duì)應(yīng)第一邏輯地址的數(shù)據(jù)狀態(tài)(如，第二狀態(tài))。圖11是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的更新實(shí)體地址狀態(tài)表的示意圖。舉例來(lái)說(shuō)，請(qǐng)參照?qǐng)D11，假設(shè)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)已從實(shí)體地址狀態(tài)表1010中選擇了數(shù)據(jù)狀態(tài)為第一狀態(tài)(如，“1”)的第一實(shí)體地址901(3)。存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)實(shí)體轉(zhuǎn)邏輯地址映像表830與第一實(shí)體地址901(3)辨識(shí)第一實(shí)體地址901(3)所映像的邏輯地址801(1)(亦稱(chēng)，第一邏輯地址)(如箭頭1101所示)。接著，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)邏輯地址狀態(tài)表921與第一邏輯地址801(1)判斷在邏輯地址狀態(tài)表中的第一邏輯地址801(1)的數(shù)據(jù)狀態(tài)802(1)是否為第二狀態(tài)(如，“0”)(如箭頭1102所示)。在此例子中，由于邏輯地址801(1)的數(shù)據(jù)狀態(tài)802(1)為第二狀態(tài)(不同于第一實(shí)體地址的為第一狀態(tài)的數(shù)據(jù)狀態(tài))，因此，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)將實(shí)體地址狀態(tài)表1010中的第一實(shí)體地址901(3)的數(shù)據(jù)狀態(tài)902(3)從第一狀態(tài)調(diào)整為第二狀態(tài)(如箭頭1103所示)。如此一來(lái)，經(jīng)由上述的過(guò)程，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)便完成了對(duì)于實(shí)體地址狀態(tài)表1010中所選擇的第一實(shí)體地址901(3)的數(shù)據(jù)狀態(tài)的更新操作。如上所述，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可繼續(xù)選擇實(shí)體地址狀態(tài)表的為第一狀態(tài)的其他實(shí)體地址(如，實(shí)體地址901(4)～901(7))來(lái)進(jìn)行更新操作，方法類(lèi)似于上述例子，不再贅述于此。值得一提的是，根據(jù)上述所提供的存儲(chǔ)器管理方法，可利用系統(tǒng)閑置的時(shí)間來(lái)更新實(shí)體地址狀態(tài)表，藉此，當(dāng)存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)進(jìn)行垃圾回收操作時(shí)，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)可經(jīng)由實(shí)體地址狀態(tài)表直接辨識(shí)儲(chǔ)存無(wú)效數(shù)據(jù)的實(shí)體地址(如，對(duì)應(yīng)數(shù)據(jù)狀態(tài)為第二狀態(tài)的實(shí)體地址)，不需耗費(fèi)其他資源來(lái)判斷目前儲(chǔ)存裝置中所儲(chǔ)存的無(wú)效數(shù)據(jù)的地址，進(jìn)而增進(jìn)垃圾回收的效率。圖12是根據(jù)本發(fā)明的一范例實(shí)施例所顯示的存儲(chǔ)器管理方法的流程圖。請(qǐng)參照?qǐng)D12，在步驟s1201中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)從主機(jī)系統(tǒng)接收調(diào)整指令，其中所述調(diào)整指令用以指示多個(gè)邏輯單元中的至少一邏輯單元所儲(chǔ)存的數(shù)據(jù)是無(wú)效的。在步驟s1203中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)所述調(diào)整指令更新邏輯地址狀態(tài)表，其中所述邏輯地址狀態(tài)表用以反應(yīng)出所述邏輯單元中的每一邏輯單元所儲(chǔ)存的數(shù)據(jù)的數(shù)據(jù)狀態(tài)，其中所述數(shù)據(jù)狀態(tài)包括第一狀態(tài)或第二狀態(tài)。在步驟s1205中，倘若符合預(yù)定條件，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)所述邏輯地址狀態(tài)表與實(shí)體地址狀態(tài)表來(lái)更新所述實(shí)體地址狀態(tài)表，其中所述實(shí)體地址狀態(tài)表用以反應(yīng)出多個(gè)實(shí)體程序化單元中的每一實(shí)體程序化單元所儲(chǔ)存的數(shù)據(jù)的所述數(shù)據(jù)狀態(tài)。在步驟s1207中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)依據(jù)已更新的所述實(shí)體地址狀態(tài)表對(duì)至少一無(wú)效數(shù)據(jù)進(jìn)行抹除。如上所述，根據(jù)本范例實(shí)施例所提供的存儲(chǔ)器管理方法，可根據(jù)所更新/記錄的關(guān)于儲(chǔ)存有無(wú)效數(shù)據(jù)的邏輯地址與實(shí)體地址的信息來(lái)執(zhí)行垃圾回收操作，以增進(jìn)垃圾回收的效率。具體來(lái)說(shuō)，在本范例實(shí)施例中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)會(huì)根據(jù)調(diào)整指令來(lái)確實(shí)地更新實(shí)體地址狀態(tài)表，其中更新后的實(shí)體地址狀態(tài)表(亦稱(chēng)，已更新實(shí)體地址狀態(tài) 表)所記錄的數(shù)據(jù)狀態(tài)可真實(shí)地(可靠地)反映出儲(chǔ)存在已更新實(shí)體地址狀態(tài)表中的實(shí)體地址的數(shù)據(jù)是有效或是無(wú)效的。如此一來(lái)，在垃圾回收操作中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)便可根據(jù)已更新實(shí)體地址狀態(tài)表中所記錄的儲(chǔ)存著有效數(shù)據(jù)的至少一實(shí)體地址來(lái)收集至少一(部份或是全部的)有效資料，進(jìn)而避免無(wú)意義的收集(即，被收集的數(shù)據(jù)實(shí)為無(wú)效的數(shù)據(jù))。此外，在垃圾回收操作中，存儲(chǔ)器控制電路單元404(或存儲(chǔ)器管理電路502)還可辨識(shí)已更新實(shí)體地址狀態(tài)表中所記錄的儲(chǔ)存著無(wú)效數(shù)據(jù)的其他的至少一實(shí)體地址，以進(jìn)行對(duì)至少一(部分或全部的)無(wú)效資料的抹除，進(jìn)而釋放出更多的實(shí)體儲(chǔ)存空間。至于，關(guān)于一般垃圾回收操作中的有效數(shù)據(jù)的收集以及無(wú)效數(shù)據(jù)的抹除，為本領(lǐng)域技術(shù)人員所慣用技術(shù)手段，不再贅述于此。綜上所述，本發(fā)明的范例實(shí)施例所提供的存儲(chǔ)器管理方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器儲(chǔ)存裝置，可根據(jù)所接收的調(diào)整指令更新邏輯地址狀態(tài)表，并且在系統(tǒng)閑暇時(shí)藉由已更新的邏輯地址狀態(tài)表來(lái)更新實(shí)體地址狀態(tài)表，以減少處理調(diào)整指令所耗費(fèi)的時(shí)間，進(jìn)而增進(jìn)工作效率。雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
：中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的改動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求界定范圍為準(zhǔn)。當(dāng)前第1頁(yè)12當(dāng)前第1頁(yè)12