技術(shù)總結(jié)
本發(fā)明提出一種面向大數(shù)據(jù)的加速排序裝置、方法、芯片、處理器，涉及處理器設計領域，該方法對待排序列數(shù)據(jù)，每次取連續(xù)n位數(shù)據(jù)，取m組，并存放在所述寄存器組中；分別對m組所述待排序列數(shù)據(jù)進行排序，生成m組有序序列數(shù)據(jù)，通過排序算法將所述有序序列數(shù)據(jù)進行排序。本發(fā)明將所有與比較相關的排序算法復雜度降為原來的1/n；同時，這種n單元數(shù)據(jù)的連續(xù)訪存，一定程度降低了訪存開銷，從而大大的提高了排序算法的執(zhí)行速度，通過本發(fā)明，提高了單個節(jié)點處理器上針對排序應用的處理效率。

技術(shù)研發(fā)人員：馬麗娜;范東睿;謝向輝;李宏亮;鄭方
受保護的技術(shù)使用者：中國科學院計算技術(shù)研究所;無錫江南計算技術(shù)研究所
文檔號碼：201610460936
技術(shù)研發(fā)日：2016.06.22
技術(shù)公布日：2016.12.21