1.一種基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：包括FPGA1、FPGA2和FPGA3，所述FPGA1和FPGA2的型號(hào)均為XC7VX690T-2FFG1927I，所述FPGA3的型號(hào)為XC6SLX100-2FG484I，所述FPGA1和FPGA2之間通過(guò)4組獨(dú)立的GTH x4連接，所述FPGA1和FPGA3之間通過(guò)至少20對(duì)LVDS并行連接，所述FPGA2和FPGA3之間通過(guò)至少20對(duì)LVDS并行連接，所述FPGA3用于對(duì)FPGA1和FPGA2進(jìn)行啟動(dòng)配置和在線加載，所述FPGA1還與一個(gè)FMC接口連接，所述FMC接口的LA/HA/HB信號(hào)均以LVDS差分對(duì)連接至FPGA1，每對(duì)LVDS差分鏈路數(shù)據(jù)率可達(dá)1.25Gbps，F(xiàn)PGA1、FPGA2、FPGA3、FMC的JTAG串成菊花鏈形式。
2.根據(jù)權(quán)利要求1所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：所述FPGA1和FPGA2均外掛有至少兩組DDR3緩存，每組所述DDR3緩存容量為2Gbyte，每組DDR3的位寬大于或等于32位，每組DDR3緩存工作時(shí)鐘大于或等于400MHz。
3.根據(jù)權(quán)利要求1所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：還包括一個(gè)SRIO交換芯片，所述FPGA1和FPGA2分別通過(guò)3組獨(dú)立的GTH x4通道與SRIO交換芯片連接。
4.根據(jù)權(quán)利要求3所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：所述SRIO交換芯片為CPS1848芯片。
5.根據(jù)權(quán)利要求1所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：還包括兩個(gè)光模塊，所述光模塊的型號(hào)為FTL410QE2C，每個(gè)光模塊分別以x4全雙工模式與FPGA2連接。
6.根據(jù)權(quán)利要求3所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：還包括一個(gè)PowerPC，所述PowerPC的型號(hào)為T(mén)4080NXE7PQB，所述PowerPC配置有2路萬(wàn)兆以太網(wǎng)和3路千兆以太網(wǎng)，所述PowerPC通過(guò)2路5Gbps的2 x SRIO與SRIO交換芯片連接，所述PowerPC的Local Bus信號(hào)全部連接至FPGA3。
7.根據(jù)權(quán)利要求6所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：所述PowerPC外掛有兩組DDR3控制器，每路控制器設(shè)置有64位寬的DDR3數(shù)據(jù)接口，采用8Gbit的x16 DDR3 SDRAM進(jìn)行字?jǐn)U展。
8.根據(jù)權(quán)利要求1所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：還包括電源分配網(wǎng)絡(luò)，用于向整板提供12V/5V工作電壓。
9.根據(jù)權(quán)利要求1所述的基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：包括至少有8個(gè)指示燈，用于指示電源和整板的工作狀態(tài)。