本發(fā)明涉及I/Q數(shù)據(jù)記錄儀，具體是一種基于多通道LVDS接口的高速大容量I/Q數(shù)據(jù)記錄儀。

背景技術(shù)：

I/Q數(shù)據(jù)記錄儀廣泛應(yīng)用于雷達(dá)、導(dǎo)航、軍用通信、電子對(duì)抗裝備系統(tǒng)檢測(cè)等領(lǐng)域，其作用是對(duì)探測(cè)裝備輸出的大量I/Q數(shù)據(jù)進(jìn)行記錄和存儲(chǔ)。實(shí)踐表明，現(xiàn)有的I/Q數(shù)據(jù)記錄儀由于自身結(jié)構(gòu)所限，普遍存在通用性差、記錄速率低、存儲(chǔ)容量不足的問題，因此其無(wú)法滿足高精度探測(cè)裝備的長(zhǎng)時(shí)間探測(cè)需求。為此有必要發(fā)明一種全新的I/Q數(shù)據(jù)記錄儀，以解決現(xiàn)有I/Q數(shù)據(jù)記錄儀通用性差、記錄速率低、存儲(chǔ)容量不足的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明為了解決現(xiàn)有I/Q數(shù)據(jù)記錄儀通用性差、記錄速率低、存儲(chǔ)容量不足的問題，提供了一種基于多通道LVDS接口的高速大容量I/Q數(shù)據(jù)記錄儀。

本發(fā)明是采用如下技術(shù)方案實(shí)現(xiàn)的：

基于多通道LVDS接口的高速大容量I/Q數(shù)據(jù)記錄儀，包括I/Q數(shù)據(jù)記錄控制模塊、嵌入式計(jì)算機(jī)主板、大容量存儲(chǔ)模塊、觸摸顯示器、電源管理模塊；所述I/Q數(shù)據(jù)記錄控制模塊包括觸發(fā)信號(hào)管理模塊、數(shù)據(jù)接收模塊、主控制模塊；所述觸發(fā)信號(hào)管理模塊包括觸發(fā)選擇單元、觸發(fā)條件判定單元、控制信號(hào)產(chǎn)生單元；所述數(shù)據(jù)接收模塊包括多通道LVDS接收芯片、緩存FIFO；所述主控制模塊包括SATA控制器、DDR3緩存器；所述嵌入式計(jì)算機(jī)主板包括USB接口、PCI-E接口、網(wǎng)口、VGA接口、微處理器、主板內(nèi)存；所述大容量存儲(chǔ)模塊包括固態(tài)硬盤；

其中，觸發(fā)選擇單元的輸出端與觸發(fā)條件判定單元的輸入端連接；觸發(fā)條件判定單元的輸出端與控制信號(hào)產(chǎn)生單元的輸入端連接；控制信號(hào)產(chǎn)生單元的輸出端與SATA控制器的輸入端連接；SATA控制器分別與DDR3緩存器、固態(tài)硬盤雙向連接；多通道LVDS接收芯片與緩存FIFO雙向連接；緩存FIFO與DDR3緩存器雙向連接；DDR3緩存器分別與USB接口、PCI-E接口、網(wǎng)口、VGA接口雙向連接；USB接口、PCI-E接口、網(wǎng)口、VGA接口均與微處理器雙向連接；微處理器與主板內(nèi)存雙向連接；主板內(nèi)存與觸摸顯示器雙向連接；主板內(nèi)存的供電輸入端與電源管理模塊的供電輸出端連接。

具體工作過程如下：來(lái)自外部的觸發(fā)信號(hào)傳輸至觸發(fā)選擇單元。觸發(fā)選擇單元對(duì)觸發(fā)信號(hào)進(jìn)行選取，然后將選取的觸發(fā)信號(hào)傳輸至觸發(fā)條件判定單元。觸發(fā)條件判定單元判定觸發(fā)信號(hào)是否滿足觸發(fā)條件，然后根據(jù)判定結(jié)果觸發(fā)控制信號(hào)產(chǎn)生單元，使得控制信號(hào)產(chǎn)生觸發(fā)響應(yīng)信號(hào)。觸發(fā)響應(yīng)信號(hào)依次經(jīng)SATA控制器、DDR3緩存器、緩存FIFO傳輸至多通道LVDS接收芯片，由此觸發(fā)多通道LVDS接收芯片，多通道LVDS接收芯片由此開始接收來(lái)自探測(cè)裝備的隨路時(shí)鐘，并根據(jù)隨路時(shí)鐘開始采集來(lái)自探測(cè)裝備的I/Q數(shù)據(jù)，然后將I/Q數(shù)據(jù)傳輸至緩存FIFO。緩存FIFO對(duì)I/Q數(shù)據(jù)進(jìn)行緩存和位寬轉(zhuǎn)換，然后將I/Q數(shù)據(jù)傳輸至DDR3緩存器。DDR3緩存器對(duì)I/Q數(shù)據(jù)進(jìn)行緩存，然后一方面經(jīng)SATA控制器將I/Q數(shù)據(jù)傳輸至固態(tài)硬盤進(jìn)行存儲(chǔ)，另一方面經(jīng)USB接口/PCI-E接口/網(wǎng)口/VGA接口將I/Q數(shù)據(jù)傳輸至微處理器。微處理器對(duì)I/Q數(shù)據(jù)進(jìn)行處理，然后將I/Q數(shù)據(jù)傳輸至主板內(nèi)存。主板內(nèi)存一方面對(duì)I/Q數(shù)據(jù)進(jìn)行存儲(chǔ)，另一方面將I/Q數(shù)據(jù)傳輸至觸摸顯示器進(jìn)行顯示，由此實(shí)現(xiàn)大量I/Q數(shù)據(jù)的記錄和存儲(chǔ)。在此過程中，電源管理模塊對(duì)主板內(nèi)存進(jìn)行供電，以保證主板內(nèi)存正常工作。用戶可以通過觸摸顯示器向主板內(nèi)存輸入?yún)?shù)配置信息。基于上述過程，本發(fā)明所述的基于多通道LVDS接口的高速大容量I/Q數(shù)據(jù)記錄儀通過采用全新結(jié)構(gòu)，實(shí)現(xiàn)了I/Q數(shù)據(jù)的高速記錄和大容量存儲(chǔ)，由此顯著增強(qiáng)了通用性、顯著提高了記錄速率、顯著增大了存儲(chǔ)容量（試驗(yàn)表明，本發(fā)明的記錄速率可達(dá)300MB/s，存儲(chǔ)容量可達(dá)2TB），從而完全滿足了高精度探測(cè)裝備的長(zhǎng)時(shí)間探測(cè)需求。

本發(fā)明有效解決了現(xiàn)有I/Q數(shù)據(jù)記錄儀通用性差、記錄速率低、存儲(chǔ)容量不足的問題，適用于雷達(dá)、導(dǎo)航、軍用通信、電子對(duì)抗裝備系統(tǒng)檢測(cè)等領(lǐng)域。

附圖說明

圖1是本發(fā)明的結(jié)構(gòu)示意圖。

具體實(shí)施方式

基于多通道LVDS接口的高速大容量I/Q數(shù)據(jù)記錄儀，包括I/Q數(shù)據(jù)記錄控制模塊、嵌入式計(jì)算機(jī)主板、大容量存儲(chǔ)模塊、觸摸顯示器、電源管理模塊；所述I/Q數(shù)據(jù)記錄控制模塊包括觸發(fā)信號(hào)管理模塊、數(shù)據(jù)接收模塊、主控制模塊；所述觸發(fā)信號(hào)管理模塊包括觸發(fā)選擇單元、觸發(fā)條件判定單元、控制信號(hào)產(chǎn)生單元；所述數(shù)據(jù)接收模塊包括多通道LVDS接收芯片、緩存FIFO；所述主控制模塊包括SATA控制器、DDR3緩存器；所述嵌入式計(jì)算機(jī)主板包括USB接口、PCI-E接口、網(wǎng)口、VGA接口、微處理器、主板內(nèi)存；所述大容量存儲(chǔ)模塊包括固態(tài)硬盤；

其中，觸發(fā)選擇單元的輸出端與觸發(fā)條件判定單元的輸入端連接；觸發(fā)條件判定單元的輸出端與控制信號(hào)產(chǎn)生單元的輸入端連接；控制信號(hào)產(chǎn)生單元的輸出端與SATA控制器的輸入端連接；SATA控制器分別與DDR3緩存器、固態(tài)硬盤雙向連接；多通道LVDS接收芯片與緩存FIFO雙向連接；緩存FIFO與DDR3緩存器雙向連接；DDR3緩存器分別與USB接口、PCI-E接口、網(wǎng)口、VGA接口雙向連接；USB接口、PCI-E接口、網(wǎng)口、VGA接口均與微處理器雙向連接；微處理器與主板內(nèi)存雙向連接；主板內(nèi)存與觸摸顯示器雙向連接；主板內(nèi)存的供電輸入端與電源管理模塊的供電輸出端連接。

具體實(shí)施時(shí)，所述多通道LVDS接收芯片為DS90CR484A型LVDS信號(hào)轉(zhuǎn)換芯片；所述DDR3緩存器的存儲(chǔ)容量為2GB；所述固態(tài)硬盤采用雙硬盤結(jié)構(gòu)，其存儲(chǔ)容量為2TB。