技術(shù)總結(jié)
本發(fā)明提出了一種基于FPGA的數(shù)據(jù)流除法運(yùn)行裝置及方法，輸入為i個(gè)位寬長度為A的數(shù)據(jù)流a0，a1，…，ai?1，i個(gè)位寬長度為B的數(shù)據(jù)流b0，b1，…，bi?1，輸出為i個(gè)位寬長度為C的數(shù)據(jù)流c0，c1，…，ci?1，實(shí)現(xiàn)包括取絕對值、擴(kuò)展位寬、比特位分組、比特位判斷、有效輸出。其中，取絕對值是求取數(shù)據(jù)流b0，b1，…，bi?1的絕對值，然后擴(kuò)展數(shù)據(jù)流的當(dāng)前數(shù)據(jù)位寬；將擴(kuò)展位寬后的數(shù)據(jù)流當(dāng)前數(shù)據(jù)按照比特位分組；判斷分組后的比特位對應(yīng)值是否是有效值；從分好的組里面選擇有效的數(shù)據(jù)輸出。本發(fā)明設(shè)計(jì)簡單，不僅實(shí)現(xiàn)時(shí)間短，占用資源少，具有很強(qiáng)的通用性。

技術(shù)研發(fā)人員：查迎弟;蘇嵐;張磊;官銀瑩;姜琳峰
受保護(hù)的技術(shù)使用者：武漢虹信通信技術(shù)有限責(zé)任公司
文檔號(hào)碼：201610768508
技術(shù)研發(fā)日：2016.08.30
技術(shù)公布日：2017.02.15