本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，尤其涉及一種支持串行接口透明傳輸?shù)姆椒跋到y(tǒng)。

背景技術(shù)：

串行接口因簡單易于實現(xiàn)，在許多自主研發(fā)設(shè)計的裝備中用于設(shè)備與設(shè)備之間通信。隨著人們對裝備智能化的要求越來越高，裝備中的控制單元功能劃分越來越細，控制單元越來越多，交聯(lián)越來越復(fù)雜，系統(tǒng)調(diào)試、測試難度越來越大，研制初期系統(tǒng)出現(xiàn)問題的概率越來越高，從監(jiān)控終端所獲取的數(shù)據(jù)來定位、分析問題越來越難，特別是當(dāng)全系統(tǒng)試驗次數(shù)有限，要分析、解決試驗中出現(xiàn)的偶發(fā)問題更是極其不易。目前調(diào)試、測試階段對可能出問題的設(shè)備一般采用外掛串行接口存儲盤進行監(jiān)控，但使用此種方法必須占用設(shè)備上一個串行接口，且監(jiān)控的數(shù)據(jù)是處理器轉(zhuǎn)發(fā)的被懷疑的串行接口收發(fā)的數(shù)據(jù)，不能對正在通信的設(shè)備實施在線、無干擾的數(shù)據(jù)監(jiān)控。查閱國內(nèi)外專利和文獻資料，未見有關(guān)支持串行接口透明傳輸?shù)姆椒ǖ慕榻B和描述。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的，在于提供支持串行接口透明傳輸?shù)姆椒ǎ蓪S232、RS422和RS485通信設(shè)備實施在線、無干擾的數(shù)據(jù)監(jiān)控，便于試驗、測試后對各設(shè)備進行性能分析和評價。

本發(fā)明為達上述目的所采用的技術(shù)方案是：

提供一種支持串行接口透明傳輸?shù)姆椒?，包括以下步驟：

微控制器的第一通用異步串口采用中斷接收方式接收被監(jiān)控設(shè)備的實時通訊數(shù)據(jù)并存入第一緩存數(shù)組中；

將第一緩存數(shù)組中新接收到的數(shù)據(jù)轉(zhuǎn)發(fā)給第二通用異步串口，并通過該第二通用異步串口轉(zhuǎn)發(fā)給一通信設(shè)備；

微控制器的第二通用異步串口采用中斷接收方式接收通信設(shè)備的數(shù)據(jù)并存入第二緩存數(shù)組中；

將第二緩存數(shù)組中新接收到的數(shù)據(jù)轉(zhuǎn)發(fā)給第一通用異步串口，并通過該第一通用異步串口轉(zhuǎn)發(fā)給被監(jiān)控設(shè)備。

本發(fā)明所述的方法中，該方法還包括步驟：分別累計第一緩存數(shù)組中接收到的數(shù)據(jù)個數(shù)、第二緩存數(shù)組中接收到的數(shù)據(jù)個數(shù)、向第一通用異步串口轉(zhuǎn)發(fā)的數(shù)據(jù)個數(shù)、向第二通用異步串口轉(zhuǎn)發(fā)的數(shù)據(jù)個數(shù)以及無串口數(shù)據(jù)時間。

本發(fā)明所述的方法中，該方法還包括步驟：在數(shù)據(jù)傳輸過程中，檢測無串口數(shù)據(jù)的時間是否大于預(yù)設(shè)時間，若大于，且同時未有Flash擦除指令，則將第一緩存數(shù)組和第二緩存數(shù)組中的數(shù)據(jù)對應(yīng)存入Flash的存儲區(qū)域中，并記錄存儲區(qū)域的最終地址。

本發(fā)明還提供一種支持串行接口透明傳輸?shù)南到y(tǒng)，包含微控制器，所使用的微控制器至少包含兩個通用異步串口，其中第一通用異步串口與被監(jiān)控設(shè)備連接，第二通用異步串口與一通信設(shè)備連接；

微控制器控制第一通用異步串口采用中斷接收方式接收被監(jiān)控設(shè)備的實時通訊數(shù)據(jù)并存入第一緩存數(shù)組中；

微控制器用于將第一緩存數(shù)組中新接收到的數(shù)據(jù)轉(zhuǎn)發(fā)給第二通用異步串口，并通過該第二通用異步串口轉(zhuǎn)發(fā)給通信設(shè)備；

微控制器控制第二通用異步串口采用中斷接收方式接收通信設(shè)備的數(shù)據(jù)并存入第二緩存數(shù)組中；

微控制器還用于將第二緩存數(shù)組中新接收到的數(shù)據(jù)轉(zhuǎn)發(fā)給第一通用異步串口，并通過該第一通用異步串口轉(zhuǎn)發(fā)給被監(jiān)控設(shè)備。

本發(fā)明所述的支持串行接口透明傳輸?shù)南到y(tǒng)中，該微控制器還包括至少三個定時器，分別用于設(shè)置第一通用異步串口的波特率、第二通用異步串口的波特率以及無串口數(shù)據(jù)時間。

本發(fā)明所述的支持串行接口透明傳輸?shù)南到y(tǒng)中，該系統(tǒng)還包括外部存儲器，用于存儲外部設(shè)置參數(shù)，如波特率和存儲被監(jiān)控設(shè)備的通信數(shù)據(jù)。在數(shù)據(jù)傳輸過程中，通過微控制器檢測無串口數(shù)據(jù)的時間是否大于預(yù)設(shè)時間30×(1/波特率)s，若大于，且同時未有Flash擦除指令，則將第一緩存數(shù)組和第二緩存數(shù)組中的數(shù)據(jù)對應(yīng)存入存儲器的Flash存儲區(qū)域中，并記錄存儲區(qū)域的最終地址。

本發(fā)明產(chǎn)生的有益效果是：本發(fā)明通過微控制器的兩個串口分別與兩個需相互通信的設(shè)備連接，將兩個通信設(shè)備的數(shù)據(jù)通過這兩個串口進行轉(zhuǎn)發(fā)，從而實現(xiàn)透明傳輸，且不占用被監(jiān)控設(shè)備接口，傳輸時延非常小。本發(fā)明可用于眾多的軍用、民用裝備的調(diào)試、測試，特別是復(fù)雜度較高的系統(tǒng)在進行大型試驗、關(guān)鍵性試驗時用以記錄系統(tǒng)中各設(shè)備的通信數(shù)據(jù)，以便于事后分析。

附圖說明

下面將結(jié)合附圖及實施例對本發(fā)明作進一步說明，附圖中：

圖1是本發(fā)明實施例支持串行接口透明傳輸?shù)姆椒ǖ闹餮h(huán)流程圖；

圖2是本發(fā)明實施例支持串行接口透明傳輸?shù)姆椒ǖ拇?的中斷流程圖；

圖3是本發(fā)明實施例支持串行接口透明傳輸?shù)姆椒ǖ拇?中斷流程圖；

圖4是本發(fā)明實施例支持串行接口透明傳輸?shù)臄?shù)據(jù)存儲器的結(jié)構(gòu)示意圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明實施例支持串行接口透明傳輸?shù)姆椒?，主要包括以下步驟：

第一通用異步串口采用中斷接收方式接收被監(jiān)控設(shè)備的實時通訊數(shù)據(jù)并存入第一緩存數(shù)組中；

將第一緩存數(shù)組中新接收到的數(shù)據(jù)轉(zhuǎn)發(fā)給第二通用異步串口，并通過該第二通用異步串口轉(zhuǎn)發(fā)給一通信設(shè)備；

第二通用異步串口采用中斷接收方式接收通信設(shè)備的數(shù)據(jù)并存入第二緩存數(shù)組中；

將第二緩存數(shù)組中新接收到的數(shù)據(jù)轉(zhuǎn)發(fā)給第一通用異步串口，并通過該第一通用異步串口轉(zhuǎn)發(fā)給備監(jiān)控設(shè)備；

可分別累計第一緩存數(shù)組中接收到的數(shù)據(jù)個數(shù)、第二緩存數(shù)組中接收到的數(shù)據(jù)個數(shù)、向第一通用異步串口轉(zhuǎn)發(fā)的數(shù)據(jù)個數(shù)、向第一通用異步串口轉(zhuǎn)發(fā)的數(shù)據(jù)個數(shù)以及無串口數(shù)據(jù)時間

進一步地，該方法還可以包括步驟：

在數(shù)據(jù)傳輸過程中，檢測無串口數(shù)據(jù)的時間是否大于預(yù)設(shè)時間，若大于，且同時未有Flash擦除指令，則將第一緩存數(shù)組和第二緩存數(shù)組中的數(shù)據(jù)對應(yīng)存入Flash的存儲區(qū)域中，并記錄存儲區(qū)域的最終地址。

本發(fā)明的另一實施例中，支持串行接口透明傳輸?shù)姆椒ɡ靡粋€微控制器的2個通用異步串口，設(shè)計出2路串口通信程序，2路串口通信程序的接收均采用中斷接收，2路串口通信程序的發(fā)送均采用查詢方式。其中第1路串口接收到數(shù)據(jù)后將數(shù)據(jù)存入緩存數(shù)組1中，并累計接收到的數(shù)據(jù)個數(shù)，清0累計無串口數(shù)據(jù)的時間，最后清除中斷標(biāo)志，退出中斷，在主循環(huán)中檢測接收的數(shù)據(jù)是否完成向第2路串口轉(zhuǎn)發(fā)，若沒有完成則繼續(xù)向第2路串口轉(zhuǎn)發(fā)。其中第2路串口接收到數(shù)據(jù)后將數(shù)據(jù)存入緩存數(shù)組2中，并累計接收到的數(shù)據(jù)個數(shù)，清0累計無串口數(shù)據(jù)的時間，最后清除中斷標(biāo)志，退出中斷，在主循環(huán)中檢測接收的數(shù)據(jù)是否完成向第1路串口轉(zhuǎn)發(fā)，若沒有完成則繼續(xù)向第1路串口轉(zhuǎn)發(fā)。在主循環(huán)中同時檢測無串口數(shù)據(jù)的時間是否大于30×(1/波特率)s，若大于同時數(shù)據(jù)非Flash擦除指令，則將緩存數(shù)組1和緩存數(shù)組2中的數(shù)據(jù)對應(yīng)存入Flash的存儲區(qū)域中，并記錄存儲區(qū)域的最終地址，最后分別清0累計無串口數(shù)據(jù)的時間、緩存數(shù)組1中接收到的數(shù)據(jù)個數(shù)、緩存數(shù)組2中接收到的數(shù)據(jù)個數(shù)、向第1路串口轉(zhuǎn)發(fā)數(shù)據(jù)個數(shù)和向第2路串口轉(zhuǎn)發(fā)數(shù)據(jù)個數(shù)。

如圖1所示，主循環(huán)流程中Time_idle變量在定時器0中斷中自加1，條件是其值小于10000，定時器0中斷設(shè)置時間為(1/波特率)s。判斷是否是Flash擦除指令、是否是波特率設(shè)置指令、是否是Flash數(shù)據(jù)讀出指令，均采用數(shù)據(jù)個數(shù)和數(shù)組內(nèi)容聯(lián)合判斷。當(dāng)接收數(shù)據(jù)個數(shù)大于5且前6字節(jié)依次為0xAA、0xAA、0xAA、0xAA、0xAA、0x33時判斷為Flash擦除指令；當(dāng)接收數(shù)據(jù)個數(shù)大于5且前6字節(jié)依次為0xA5、0xA5、0xA5、0xA5、0x**、(為**的按位取反)時判斷為波特率設(shè)置指令，且**為波特率對應(yīng)序號；當(dāng)接收數(shù)據(jù)個數(shù)大于5且前6字節(jié)依次為0xA7、0xA7、0xA7、0xA7、0xA7、0x77時判斷為Flash數(shù)據(jù)讀出指令。利用本發(fā)明方法設(shè)計的軟件在普通雙串口單片機上運行，插入兩個串行接口通信設(shè)備間進行通信延時測試。隨機取出連續(xù)10組測試數(shù)據(jù)，見表1所示。

表1通信延時測試表

注：單片機外部晶振采用22.1184MHz。

可見，利用本發(fā)明的方法可保證需交換數(shù)據(jù)的兩個設(shè)備準(zhǔn)確、無丟失的完成數(shù)據(jù)交換，且整幀數(shù)據(jù)整體傳輸時延小于12×1/BaudRate s(即時延小于1.2字節(jié)數(shù)據(jù)傳輸時間)。當(dāng)設(shè)備串行接口波特率115200bts，數(shù)據(jù)刷新率100Hz，數(shù)據(jù)幀長度80Byte時，軟件可100％準(zhǔn)確、無丟失的完成兩個設(shè)備間雙向數(shù)據(jù)交換。

運用本發(fā)明的支持串行接口透明傳輸?shù)姆椒ǎ稍O(shè)計出支持串行接口透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器，可對RS232、RS422和RS485通信設(shè)備實施在線、無干擾的數(shù)據(jù)監(jiān)控。運用此方法設(shè)計的儲存器不占用被監(jiān)控設(shè)備接口，傳輸時延非常小。運用此方法設(shè)計的儲存器可用于眾多的軍用、民用裝備的調(diào)試、測試，特別是復(fù)雜度較高的系統(tǒng)在進行大型試驗、關(guān)鍵性試驗時用以記錄系統(tǒng)中各設(shè)備的通信數(shù)據(jù)，以便于事后分析。

本發(fā)明實施例的支持串行接口透明傳輸?shù)难b置包括微控制器，該微控制器上設(shè)有至少兩個通用異步串口，其中第一通用異步串口與被監(jiān)控設(shè)備連接，第二通用異步串口與一通信設(shè)備連接；

第一通用異步串口用于采用中斷接收方式接收被監(jiān)控設(shè)備的實時通訊數(shù)據(jù)并存入第一緩存數(shù)組中；

微控制器用于將第一緩存數(shù)組中的數(shù)據(jù)轉(zhuǎn)發(fā)給第二通用異步串口，并通過該第二通用異步串口轉(zhuǎn)發(fā)給通信設(shè)備；

第二通用異步串口用于采用中斷接收方式接收通信設(shè)備的數(shù)據(jù)并存入第二緩存數(shù)組中；

微控制器還用于將第二緩存數(shù)組中的數(shù)據(jù)轉(zhuǎn)發(fā)給第一通用異步串口，并通過該第一通用異步串口轉(zhuǎn)發(fā)給被監(jiān)控設(shè)備。

可將支持串行接口透明傳輸?shù)难b置設(shè)計為便捷式式數(shù)據(jù)存儲器，本發(fā)明另一實施例的支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器，如圖4所示，包括電源電路8，時鐘電路9，復(fù)位電路7，ISP電路6，ARM處理器5，雙路RS232串口驅(qū)動芯片和高速大容量Flash芯片11。利用電源電路，時鐘電路，復(fù)位和ISP電路和ARM處理器組成ARM最小開發(fā)系統(tǒng)，利用ARM處理器內(nèi)部自帶的一個USB設(shè)備控制器，外部增加雙路RS232串口電平芯片，還可以增加2片RS422電平芯片設(shè)計出ARM處理器與外界通信所需的1路USB設(shè)備接口，2路RS232串口，2路RS422接口，利用高速大容量Flash芯片設(shè)計出存儲ARM處理器接口數(shù)據(jù)所需的存儲器。RS232和RS422接口采用超微矩形電連接器與外部設(shè)備相連，USB設(shè)備接口采用MINI USB與外部設(shè)備相連。

ARM處理器在嵌入式軟件的控制下中斷接收RS232串口1的數(shù)據(jù)，將數(shù)據(jù)暫存于ARM處理器的RAM的指定數(shù)組中，在檢測到RS232串口2無中斷的條件下立即將最近收到的串口1的1字節(jié)數(shù)據(jù)通過RS232串口2向外部設(shè)備發(fā)送，在一個數(shù)據(jù)幀轉(zhuǎn)發(fā)完成后，將指定數(shù)組中的數(shù)據(jù)轉(zhuǎn)存于串行Flash的指定塊中；ARM處理器在嵌入式軟件的控制下同理接收處理RS232串口2的數(shù)據(jù)。RS422接口數(shù)據(jù)處理方法與RS232串口數(shù)據(jù)處理方法類似。數(shù)組中的數(shù)據(jù)轉(zhuǎn)存于串行Flash時按照時間計數(shù)加上幀編號同數(shù)據(jù)一起存儲到Flash中，存儲數(shù)據(jù)時從指定地址開始存儲。串行Flash中數(shù)據(jù)可以通過USB設(shè)備接口讀出分析，同時可以通過USB設(shè)備接口設(shè)置關(guān)鍵的通信參數(shù)，如幀長度和波特率。

ARM處理器5具有4路UART，RS232串口1和RS232串口2，分別與ARM處理器5的UART0和UART1相連；RS422接口3和RS422接口4，分別與ARM處理器5的UART2和UART3相連；ARM處理器5還具有1路USB Device接口；6是ISP下載控制電路；復(fù)位監(jiān)測電路7，與ARM處理器5的相連；5V和3.3V電源變換電路8，給整個數(shù)據(jù)存儲器供電；時鐘電路9與ARM處理器5的XTAL1、XTAL2相連；USB接口電路10與ARM處理器5的USB_D+、USB_D-、V_BUS、USB_CONNECT相連；串行SPI Flash芯片11與ARM處理器5的SPI通信口相連；狀態(tài)指示燈12與ARM處理器5已定義的端口相連，用于指示通信狀態(tài)。

ARM處理器5可選用LPC1768，具有4路UART和1路USB Device接口，2路CAN接口，1路SPI，512kB Flash，64kB SRAM，JTAG調(diào)試接口。5-ARM處理器的電源正極和電源負極之間增加濾波電容，采用耐壓值16V的瓷介電容。

復(fù)位電路7可采用CAT811S，電源電壓低于2.93V時，給ARM處理器5的nRST提供低電平復(fù)位信號。

電源電路8可采用LM2575-5將8V～40V的輸入電壓變換成5V的輸出電壓，最大輸出電流1A；采用NCP5661DTADJRKG將5V的輸入電壓變換成3.3V的輸出電壓，最大輸出電流1A，調(diào)節(jié)電阻的阻值精度不低于1％。同時將電源地POWER_GND和數(shù)字電源地DGND用磁珠GPB4516-300/6A連接。外部供電電源通過超微矩形電連接器J70A-222-009-261-TH連接。

時鐘電路9可采用12MHz的晶振作為ARM處理器5的時鐘源，采用32.768kHz晶振作為ARM處理器5的RTC振動器。

本發(fā)明一種支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器外圍接口單元包含1&2-RS232串口，3&4-RS422接口，6-ISP接口，10-USB接口，11-Flash芯片，12-狀態(tài)指示。

1-RS232串口和2-RS232串口采用雙路RS232電平轉(zhuǎn)換芯片MAX232AESE實現(xiàn)，其中1-RS232串口的TTL電平的收發(fā)分別經(jīng)過22Ω電阻與5-ARM處理器的第一路串口的收發(fā)相連，2-RS232串口的TTL電平的收發(fā)分別經(jīng)過22Ω電阻與5-ARM處理器的第二路串口的收發(fā)相連；1-RS232串口和2-RS232串口2通過一個9芯超微矩形電連接器J70A-222-009-261-TH與外部需監(jiān)控的設(shè)備相連。

RS422接口3和RS422接口4采用2片RS422差分電平轉(zhuǎn)換芯片MAX488ESA實現(xiàn)，其中第一個MAX488ESA的TTL電平串口的收發(fā)分別經(jīng)過1kΩ電阻與5-ARM處理器的第三路串口的收發(fā)相連，第二個MAX488ESA的TTL電平串口的收發(fā)分別經(jīng)過1kΩ電阻與5-ARM處理器的第四路串口的收發(fā)相連。3-RS422接口的2根差分接收線、2根差分發(fā)送線和4-RS422接口的2根差分接收線、2根差分發(fā)送線都通過一個9芯超微矩形電連接器J70A-222-009-261-TH與外部需監(jiān)控的設(shè)備相連。3-RS422接口的2根差分接收線和4-RS422接口的2根差分接收線之間均需跨接120Ω的電阻。

6-ISP接口與ARM處理器5對應(yīng)端口相接，實現(xiàn)ARM處理器5重新上電或者復(fù)位后，ARM處理器5進入ISP狀態(tài)。

USB接口10均經(jīng)過22Ω的電阻后分別與ARM處理器5的對應(yīng)端口相連，USB接口10的GND與數(shù)字電源地之間連接一個磁珠GPB4516-300/6A。

Flash芯片11可采用32Mb的串行(SPI)接口的MX25L3208D。

狀態(tài)指燈12可用于對應(yīng)指示RS232串口1的收發(fā)、RS232串口2的收發(fā)、RS422接口3的收發(fā)、RS422接口4的收發(fā)和USB通信指示，電源電路5V和3.3V輸出均有指示。

本發(fā)明實施例支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器可將RS232串口1、RS232串口2、RS422接口3、RS422接口4和USB接口10的中斷級別從高到低設(shè)置。

本發(fā)明實施例支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器通過超微矩形電連接器與外部設(shè)備連接進行RS232串口通信，ARM處理器5中斷接收到RS232串口1的數(shù)據(jù)暫存于RAM中，在檢測到RS232串口2無中斷的條件下立即將最近收到的RS232串口1的1字節(jié)通過串口2向外部設(shè)備發(fā)送，在一個數(shù)據(jù)幀接收轉(zhuǎn)發(fā)完成后，將暫存于RAM中的數(shù)據(jù)轉(zhuǎn)存于串行Flash的1～31塊中；ARM處理器5中斷接收到RS232串口2的數(shù)據(jù)暫存于RAM中，在檢測到RS232串口1無中斷的條件下立即將最近收到的RS232串口2的1字節(jié)通過RS232串口1向外部設(shè)備發(fā)送，在一個數(shù)據(jù)幀接收轉(zhuǎn)發(fā)完成后，將暫存于RAM中的數(shù)據(jù)轉(zhuǎn)存于串行Flash的32～62塊中。

本發(fā)明實施例支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器通過超微矩形電連接器與外部設(shè)備連接進行RS422通信，ARM處理器5中斷接收到RS422接口3的數(shù)據(jù)暫存于RAM中，在檢測到RS422接口4無中斷的條件下立即將最近收到的RS422接口3的1字節(jié)通過RS422接口4向外部設(shè)備發(fā)送，在一個數(shù)據(jù)幀接收轉(zhuǎn)發(fā)完成后，將暫存于RAM中的數(shù)據(jù)轉(zhuǎn)存于串行Flash的1～31塊中；ARM處理器5中斷接收到RS422接口4的數(shù)據(jù)暫存于RAM中，在檢測到串口3無中斷的條件下立即將最近收到的RS422接口4的1字節(jié)通過RS422接口3向外部設(shè)備發(fā)送，在一個數(shù)據(jù)幀接收轉(zhuǎn)發(fā)完成后，將暫存于RAM中的數(shù)據(jù)轉(zhuǎn)存于串行Flash的32～62塊中。

本發(fā)明一種支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器可通過USB接口10讀取儲存的通信數(shù)據(jù)，同時可以通過USB接口10設(shè)定通信的關(guān)鍵參數(shù)，包括數(shù)據(jù)幀長度和通信波特率。

本發(fā)明實施例的支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器透明傳輸接口數(shù)據(jù)最大延時為(12×1/Baudrate)秒，最高支持448kbps波特率，支持100Hz通信頻率；當(dāng)數(shù)據(jù)幀長度100Byte，通信頻率10Hz時，存儲器支持通信存儲時間超過30min。

本發(fā)明實施例的支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器也可以設(shè)置成監(jiān)測敏感數(shù)據(jù)段，輸出觸發(fā)信號，用作關(guān)鍵動作的備份控制。

本發(fā)明實施例的支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器可通過ISP控制1-RS232串口下載更新程序。

綜上，本發(fā)明的支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器可以對正在通信的設(shè)備實施在線、無干擾的數(shù)據(jù)監(jiān)控存儲，事后可以通過USB設(shè)備接口讀出Flash中存儲的數(shù)據(jù)對各設(shè)備進行分析，它支持透明傳輸，不占用被監(jiān)控設(shè)備接口；傳輸時延非常??；數(shù)據(jù)存儲量大；指定地址存儲，方便讀回查看；存儲數(shù)據(jù)帶有時間戳和序號便于分析；數(shù)據(jù)存儲器所選器件均為表貼汽車工業(yè)級器件，體積小重量輕，設(shè)計優(yōu)化，可靠性高。此種數(shù)據(jù)存儲器可用于眾多的軍用、民用裝備的調(diào)試、測試，特別是復(fù)雜度較高的系統(tǒng)在進行大型試驗、關(guān)鍵性試驗時用以記錄系統(tǒng)中各設(shè)備的通信數(shù)據(jù)，以便于事后分析。一種支持透明傳輸?shù)谋銛y式數(shù)據(jù)存儲器也可以設(shè)置成監(jiān)測敏感數(shù)據(jù)段，輸出觸發(fā)信號，用作關(guān)鍵動作的備份控制。

應(yīng)當(dāng)理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)上述說明加以改進或變換，而所有這些改進和變換都應(yīng)屬于本發(fā)明所附權(quán)利要求的保護范圍。