本發(fā)明涉及通信接口設(shè)計領(lǐng)域，具體地，涉及一種非易失的輸入輸出通信接口、及基于該接口的數(shù)據(jù)備份和恢復(fù)方法。

背景技術(shù)：

隨著近年來物聯(lián)網(wǎng)和可穿戴可植入設(shè)備的飛速發(fā)展，人們的日常生產(chǎn)和生活得到了日益改善。與此同時，人們對于這些能量受限系統(tǒng)的計算性能的要求也愈發(fā)提高，而高計算性能意味著系統(tǒng)能耗的提升，設(shè)備的工作時長成為一個亟需解決的問題。傳統(tǒng)采用電池供電的系統(tǒng)，存在電池容量受限、重量和體積大以及維護費用昂貴的問題。而能量采集系統(tǒng)，因其能源清潔、無需更換電池、可長時間持續(xù)供電的優(yōu)勢，正在得到人們越來越多的關(guān)注。但是，自供能系統(tǒng)存在著能量少、變化劇烈以及無法預(yù)測的缺陷，頻繁的斷電使得傳統(tǒng)處理器的計算效率和穩(wěn)定性大大降低。新型的非易失存儲技術(shù)能夠在斷電后長時間保存數(shù)據(jù)，使得系統(tǒng)斷電之前的進程在上電后快速得到恢復(fù)。因此，非易失存儲技術(shù)成為解決自供能系統(tǒng)頻繁斷電問題的重要途徑。

在自供能系統(tǒng)中，主要存在以下兩種任務(wù)：數(shù)據(jù)計算和數(shù)據(jù)通信?，F(xiàn)有的非易失處理器通過對內(nèi)存和通用數(shù)據(jù)寄存器進行非易失化，當(dāng)系統(tǒng)發(fā)生斷電時，內(nèi)存和寄存器中的數(shù)據(jù)被快速備份到非易失存儲單元中，重新上電時非易失存儲單元中的數(shù)據(jù)又能被恢復(fù)，計算進度和中間數(shù)據(jù)得以保存，從而使得計算任務(wù)能夠不受斷電影響繼續(xù)執(zhí)行，大大提升系統(tǒng)計算效率。然而，處理器的輸入輸出通信接口依然是易失的。當(dāng)發(fā)生斷電時，輸入輸出總線上正在傳輸?shù)臄?shù)據(jù)會丟失，并且輸入輸出接口內(nèi)部的初始化信息也都會丟失。即使重新上電，數(shù)據(jù)通信依然會發(fā)生錯誤，而采用傳統(tǒng)全局備份到片外Flash的方法，當(dāng)自供能系統(tǒng)重啟時，首先處理器對輸入輸出接口需要重新初始化，然后主器件對從器件的功能控制寄存器進行配置，該過程需要處理器控制并且通過輸入輸出總線執(zhí)行。不僅如此，對于掛接有多個器件的總線架構(gòu)，所有器件的初始化過程需要串行依次執(zhí)行，所帶來的時間的開銷為所有從器件初始化時間總和，能量也為線性累加的關(guān)系。因此，當(dāng)單個器件初始化過程比較漫長(毫秒級別)或者輸入輸出總線掛接的從器件數(shù)目很多時，自供能系統(tǒng)初始化過程會引入非常大的時間開銷和能量開銷。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供一種非易失的輸入輸出通信接口、及基于該接口的數(shù)據(jù)備份和恢復(fù)方法。其中，所述非易失的輸入輸出通信接口所要解決的技術(shù)問題是：如何避免現(xiàn)有技術(shù)中通過輸入輸出總線來回搬移數(shù)據(jù)的操作，從而大大降低自供能系統(tǒng)中輸入輸出通信接口的數(shù)據(jù)備份和恢復(fù)的時間開銷和能量開銷。

為了實現(xiàn)上述目的，本發(fā)明提供一種非易失的輸入輸出通信接口。所述非易失的輸入輸出通信接口包括：

電壓監(jiān)測單元、與所述電壓監(jiān)測單元連接的控制器以及與所述控制器連接的非易失觸發(fā)器；

所述電壓監(jiān)測單元，用于監(jiān)測所述輸入輸出通信接口的供電電壓，并根據(jù)所述供電電壓與預(yù)設(shè)的電壓閾值的比較結(jié)果輸出相應(yīng)的休眠喚醒信號；

所述控制器，用于根據(jù)所述休眠喚醒信號獲取所述輸入輸出通信接口的通電狀態(tài)，并根據(jù)所述通電狀態(tài)產(chǎn)生讀寫控制信號，及將所述讀寫控制信號發(fā)送至所述非易失觸發(fā)器，以使得所述非易失觸發(fā)器進行讀寫數(shù)據(jù)，從而實現(xiàn)數(shù)據(jù)的備份或恢復(fù)。

可選地，所述電壓監(jiān)測單元，具體用于：

在所述供電電壓小于或等于所述預(yù)設(shè)的電壓閾值的情況下，將所述休眠喚醒信號設(shè)置為低電平；

在所述供電電壓大于所述預(yù)設(shè)的電壓閾值的情況下，將所述休眠喚醒信號設(shè)置為高電平。

可選地，所述控制器，具體用于：

在檢測到所述休眠喚醒信號的上升沿的情況下，得到所述輸入輸出通信接口的通電狀態(tài)為上電狀態(tài)，并根據(jù)所述上電狀態(tài)產(chǎn)生寫控制信號，及將所述寫控制信號發(fā)送至所述非易失觸發(fā)器，以使得所述非易失觸發(fā)器進行寫數(shù)據(jù)操作，從而實現(xiàn)數(shù)據(jù)的恢復(fù)；

在檢測到所述休眠喚醒信號的下降沿的情況下，得到所述輸入輸出通信接口的通電狀態(tài)為掉電狀態(tài)，并根據(jù)所述掉電狀態(tài)產(chǎn)生讀控制信號，及將所述讀控制信號發(fā)送至所述非易失觸發(fā)器，以使得所述非易失觸發(fā)器進行讀數(shù)據(jù)操作，從而實現(xiàn)數(shù)據(jù)的備份。

可選地，所述控制器包括：

時序單元及與所述時序單元連接的有限狀態(tài)機；

所述時序單元，用于產(chǎn)生讀寫控制信號的時序邏輯；

所述有限狀態(tài)機，用于根據(jù)所述休眠喚醒信號和所述時序邏輯產(chǎn)生相應(yīng)的讀寫控制信號。

可選地，所述非易失觸發(fā)器包括：

觸發(fā)器、第一開關(guān)裝置、第二開關(guān)裝置以及非易失存儲單元；

其中，所述觸發(fā)器通過所述第一開關(guān)裝置和所述第二開關(guān)裝置與所述非易失存儲單元連接。

可選地，在所述非易失觸發(fā)器接收到讀控制信號的情況下，所述第一開關(guān)裝置和所述第二開關(guān)裝置導(dǎo)通，所述非易失存儲器讀取所述觸發(fā)器中的數(shù)據(jù)；

在所述非易失觸發(fā)器接收到寫控制信號的情況下，所述第一開關(guān)裝置和所述第二開關(guān)裝置導(dǎo)通，將所述非易失存儲器中存儲的數(shù)據(jù)寫入所述觸發(fā)器中。

可選地，所述非易失的輸入輸出通信接口還包括：

電源裝置，與所述電壓監(jiān)測單元、所述控制器以及所述非易失觸發(fā)器連接，用于為所述電壓監(jiān)測單元、所述控制器以及所述非易失觸發(fā)器提供電源。

可選地，所述電源裝置包括緩存電容。

相應(yīng)地，本發(fā)明還提供一種基于非易失的輸入輸出接口的數(shù)據(jù)備份方法。所述方法包括：

采用觸發(fā)器到非易失存儲單元的位到位的全并行策略實現(xiàn)數(shù)據(jù)備份；或

將M個觸發(fā)器組合成N組觸發(fā)器陣列，并通過N位多路選擇器將所述N組觸發(fā)器陣列連接到M×N的非易失存儲器陣列，從而實現(xiàn)數(shù)據(jù)組到組的部分并行備份，

其中，M和N均表示常數(shù)。

相應(yīng)地，本發(fā)明還提供一種基于非易失的輸入輸出接口的數(shù)據(jù)恢復(fù)方法。所述方法包括：

采用觸發(fā)器到非易失存儲單元的位到位的全并行策略實現(xiàn)數(shù)據(jù)恢復(fù)；或

將M個觸發(fā)器組合成N組觸發(fā)器陣列，并通過N位多路選擇器將所述N組觸發(fā)器陣列連接到M×N的非易失存儲器陣列，從而實現(xiàn)數(shù)據(jù)組到組的部分并行恢復(fù)，

其中，M和N均表示常數(shù)。

由上述技術(shù)方案可知，電壓監(jiān)測單元監(jiān)測輸入輸出通信接口的供電電壓，并根據(jù)供電電壓與預(yù)設(shè)的電壓閾值的比較結(jié)果輸出相應(yīng)的休眠喚醒信號，然后，控制器根據(jù)休眠喚醒信號獲取輸入輸出通信接口的通電狀態(tài)，并根據(jù)通電狀態(tài)產(chǎn)生讀寫控制信號，及將讀寫控制信號發(fā)送至非易失觸發(fā)器，以使得非易失觸發(fā)器進行讀寫數(shù)據(jù)，從而實現(xiàn)數(shù)據(jù)的備份或恢復(fù)，避免了現(xiàn)有技術(shù)中通過輸入輸出總線來回搬移數(shù)據(jù)的操作，從而大大降低自供能系統(tǒng)中輸入輸出通信接口的數(shù)據(jù)備份和恢復(fù)的時間開銷和能量開銷。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹。顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些圖獲得其他的附圖。

圖1是本發(fā)明一實施例提供的非易失輸入輸出通信接口與現(xiàn)有的易失輸入輸出接口的對比示意圖；

圖2是本發(fā)明一實施例提供的非易失輸入輸出通信接口的工作方式與現(xiàn)有的易失輸入輸出接口的工作方式的對比示意圖；

圖3是本發(fā)明一實施例提供的非易失輸入輸出通信接口與現(xiàn)有的易失輸入輸出接口分別對不同傳感器的時間開銷的對比示意圖；

圖4是本發(fā)明一實施例提供的非易失輸入輸出通信接口與現(xiàn)有的易失輸入輸出接口分別對不同傳感器的能量開銷的對比示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

現(xiàn)有技術(shù)中自供能系統(tǒng)的輸入輸出總線上掛接的從器件數(shù)據(jù)備份和恢復(fù)需要在處理器和片外非易失存儲器的參與下，通過輸入輸出通信接口執(zhí)行數(shù)據(jù)讀出和寫入過程，該過程會引入較大的時間開銷和功耗開銷。此外，同一時刻最多有一個設(shè)備占據(jù)輸入輸出總線，自供能系統(tǒng)總的備份和恢復(fù)時間隨器件數(shù)目增加而線性增大。因此，本發(fā)明提供一種非易失的輸入輸出接口。該接口是基于對現(xiàn)有的輸入輸出接口內(nèi)部需要進行掉電備份的存儲單元進行非易失化，使得器件掉電時重要數(shù)據(jù)能夠在本地進行備份和恢復(fù)，從而避免了傳統(tǒng)數(shù)據(jù)全局備份方案中數(shù)據(jù)通過輸入輸出總線來回搬移的操作，自供能系統(tǒng)總的備份和恢復(fù)的時間開銷和能量開銷大大降低。

本發(fā)明提供的非易失的輸入輸出接口的設(shè)計，包括以下幾個步驟：

首先，根據(jù)不同器件輸入輸出接口的具體電路結(jié)構(gòu)，抽象出通用輸入輸出接口內(nèi)部的數(shù)據(jù)存儲模型。

其次，將輸入輸出接口內(nèi)部重要的初始化信息易失存儲單元使用非易失觸發(fā)器進行替換。

再次，設(shè)計對應(yīng)的電壓監(jiān)測單元，以產(chǎn)生對應(yīng)的休眠喚醒信號。

最后，設(shè)計非易失觸發(fā)器的控制器，以控制非易失觸發(fā)器的數(shù)據(jù)讀寫過程。

具體地，本發(fā)明提供的非易失的輸入輸出接口包括：電壓監(jiān)測單元、與所述電壓監(jiān)測單元連接的控制器以及與所述控制器連接的非易失觸發(fā)器；所述電壓監(jiān)測單元，用于監(jiān)測所述輸入輸出通信接口的供電電壓，并根據(jù)所述供電電壓與預(yù)設(shè)的電壓閾值的比較結(jié)果輸出相應(yīng)的休眠喚醒信號；所述控制器，用于根據(jù)所述休眠喚醒信號獲取所述輸入輸出通信接口的通電狀態(tài)，并根據(jù)所述通電狀態(tài)產(chǎn)生讀寫控制信號，及將所述讀寫控制信號發(fā)送至所述非易失觸發(fā)器，以使得所述非易失觸發(fā)器進行讀寫數(shù)據(jù)，從而實現(xiàn)數(shù)據(jù)的備份或恢復(fù)。

其中，所述電壓監(jiān)測單元，具體用于：在所述供電電壓小于或等于所述預(yù)設(shè)的電壓閾值的情況下，將所述休眠喚醒信號設(shè)置為低電平；在所述供電電壓大于所述預(yù)設(shè)的電壓閾值的情況下，將所述休眠喚醒信號設(shè)置為高電平。

其中，所述控制器，具體用于：在檢測到所述休眠喚醒信號的上升沿的情況下，得到所述輸入輸出通信接口的通電狀態(tài)為上電狀態(tài)，并根據(jù)所述上電狀態(tài)產(chǎn)生寫控制信號，及將所述寫控制信號發(fā)送至所述非易失觸發(fā)器，以使得所述非易失觸發(fā)器進行寫數(shù)據(jù)操作，從而實現(xiàn)數(shù)據(jù)的恢復(fù)；在檢測到所述休眠喚醒信號的下降沿的情況下，得到所述輸入輸出通信接口的通電狀態(tài)為掉電狀態(tài)，并根據(jù)所述掉電狀態(tài)產(chǎn)生讀控制信號，及將所述讀控制信號發(fā)送至所述非易失觸發(fā)器，以使得所述非易失觸發(fā)器進行讀數(shù)據(jù)操作，從而實現(xiàn)數(shù)據(jù)的備份。

更為具體地，所述控制器包括：時序單元及與所述時序單元連接的有限狀態(tài)機；所述時序單元，用于產(chǎn)生讀寫控制信號的時序邏輯；所述有限狀態(tài)機，用于根據(jù)所述休眠喚醒信號和所述時序邏輯產(chǎn)生相應(yīng)的讀寫控制信號。

更為具體地，所述非易失觸發(fā)器包括：觸發(fā)器、第一開關(guān)裝置、第二開關(guān)裝置以及非易失存儲單元；其中，所述觸發(fā)器通過所述第一開關(guān)裝置和所述第二開關(guān)裝置與所述非易失存儲單元連接。

其中，在所述非易失觸發(fā)器接收到讀控制信號的情況下，所述第一開關(guān)裝置和所述第二開關(guān)裝置導(dǎo)通，所述非易失存儲器讀取所述觸發(fā)器中的數(shù)據(jù)；在所述非易失觸發(fā)器接收到寫控制信號的情況下，所述第一開關(guān)裝置和所述第二開關(guān)裝置導(dǎo)通，將所述非易失存儲器中存儲的數(shù)據(jù)寫入所述觸發(fā)器中。

優(yōu)選地，所述非易失的輸入輸出通信接口還包括：電源裝置，與所述電壓監(jiān)測單元、所述控制器以及所述非易失觸發(fā)器連接，用于為所述電壓監(jiān)測單元、所述控制器以及所述非易失觸發(fā)器提供電源。

在具體的實施方式中，所述電源裝置包括緩存電容。在非易失的輸入輸出通信接口處于上電狀態(tài)的情況下，緩存電容處于充電狀態(tài)，積蓄電能。在非易失的輸入輸出通信接口處于掉電的情況下，緩存電容處于放電狀態(tài)，釋放電能。

圖1是本發(fā)明一實施例提供的非易失輸入輸出通信接口與現(xiàn)有的易失輸入輸出接口的對比示意圖。如圖1所示，在現(xiàn)有的易失輸入輸出接口中，一些重要的初始化信息使用易失的寄存器存儲，這些寄存器一般使用D觸發(fā)器實現(xiàn)。當(dāng)易失的輸入輸出接口發(fā)生掉電時，寄存器中的數(shù)據(jù)就會丟失。因此，需要額外的非易失存儲芯片用于集中存儲所有器件輸入輸出接口的初始化信息。通過對輸入輸出接口進行非易失化可以避免該過程。本申請的申請人使用非易失觸發(fā)器(Non-volatile flip-flop，NVFF)替換現(xiàn)有的D觸發(fā)器，實現(xiàn)電路如圖1所示。NVFF采用主從兩級D觸發(fā)器實現(xiàn)，其中，從級觸發(fā)器與非易失存儲單元(Non-volatile memory，NVM)通過M1和M2兩個CMOS開關(guān)相連，RW、PL、PCH信號用于控制NVM數(shù)據(jù)的讀寫，CG為時鐘門控信號，控制D觸發(fā)器和NVM的時鐘輸入。掉電時，在控制信號的控制下，M1和M2導(dǎo)通，D觸發(fā)器同時被CG信號門控，然后其中的數(shù)據(jù)被寫入相應(yīng)的NVM進行備份，上電時，NVM中的數(shù)據(jù)讀出到對應(yīng)的D觸發(fā)器進行恢復(fù)。

為了實現(xiàn)對非易失的輸入輸出接口的備份和恢復(fù)過程的控制，對應(yīng)的控制電路(包括電壓監(jiān)測單元、非易失觸發(fā)器控制單元)也被提出，如圖1所示，主要包括緩存電容、電壓監(jiān)測單元和非易失觸發(fā)器控制器(flip-flop controller，F(xiàn)FC)三部分。緩存電容存儲用于數(shù)據(jù)備份和恢復(fù)的能量。電壓監(jiān)測單元用于實時監(jiān)測輸入輸出接口的供電電壓，當(dāng)電壓低于某一閾值時，輸出的休眠喚醒信號W/S被置0，反之，高于某一閾值則W/S被置為1。非易失觸發(fā)器控制單元FFC用于產(chǎn)生NVFF的讀寫控制信號。通過檢測W/S信號的上升沿和下降沿，F(xiàn)FC可獲知系統(tǒng)即將進入備份狀態(tài)(掉電狀態(tài))或是恢復(fù)狀態(tài)(上電狀態(tài))。FFC內(nèi)部的有限狀態(tài)機產(chǎn)生對應(yīng)的控制信號(RW、PL、PCH、CG)輸出。控制信號的時序邏輯由FFC內(nèi)部的時序單元產(chǎn)生。

其中，本發(fā)明提供的非易失的輸入輸出通信接口面向自供能系統(tǒng)的無線傳感器節(jié)點，適用于主器件和從器件的輸入輸出通信接口。

在本實施例中，電壓監(jiān)測單元監(jiān)測輸入輸出通信接口的供電電壓，并根據(jù)供電電壓與預(yù)設(shè)的電壓閾值的比較結(jié)果輸出相應(yīng)的休眠喚醒信號，然后，控制器根據(jù)休眠喚醒信號獲取輸入輸出通信接口的通電狀態(tài)，并根據(jù)通電狀態(tài)產(chǎn)生讀寫控制信號，及將讀寫控制信號發(fā)送至非易失觸發(fā)器，以使得非易失觸發(fā)器進行讀寫數(shù)據(jù)，從而實現(xiàn)數(shù)據(jù)的備份或恢復(fù)，避免了現(xiàn)有技術(shù)中通過輸入輸出總線來回搬移數(shù)據(jù)的操作，從而大大降低自供能系統(tǒng)中輸入輸出通信接口的數(shù)據(jù)備份和恢復(fù)的時間開銷和能量開銷。

相應(yīng)地，本發(fā)明還提供一種基于非易失的輸入輸出接口的數(shù)據(jù)備份方法。所述方法包括：采用觸發(fā)器到非易失存儲單元的位到位的全并行策略實現(xiàn)數(shù)據(jù)備份；或?qū)個觸發(fā)器組合成N組觸發(fā)器陣列，并通過N位多路選擇器將所述N組觸發(fā)器陣列連接到M×N的非易失存儲器陣列，從而實現(xiàn)數(shù)據(jù)組到組的部分并行備份，其中，M和N均表示常數(shù)。

在具體的實施方式中，需要用于下次上電時輸入輸出接口初始化的數(shù)據(jù)，存儲于非易失輸入輸出接口的非易失寄存器中，實現(xiàn)數(shù)據(jù)的本地備份。本地數(shù)據(jù)備份時，可以采用觸發(fā)器到非易失存儲單元的位到位的全并行策略，或者將觸發(fā)器組合成陣列備份到非易失存儲單元陣列的組到組的部分并行本地備份策略。

相應(yīng)地。本發(fā)明還提供一種基于非易失的輸入輸出接口的數(shù)據(jù)恢復(fù)方法。所述方法包括：采用觸發(fā)器到非易失存儲單元的位到位的全并行策略實現(xiàn)數(shù)據(jù)恢復(fù)；或?qū)個觸發(fā)器組合成N組觸發(fā)器陣列，并通過N位多路選擇器將所述N組觸發(fā)器陣列連接到M×N的非易失存儲器陣列，從而實現(xiàn)數(shù)據(jù)組到組的部分并行恢復(fù)，其中，M和N均表示常數(shù)。

在具體的實施方式中，需要系統(tǒng)上電時輸入輸出接口初始化的數(shù)據(jù)，存儲于非易失的輸入輸出接口的非易失寄存器中，實現(xiàn)數(shù)據(jù)的本地恢復(fù)。在本地數(shù)據(jù)恢復(fù)時，可以采用觸發(fā)器到非易失存儲單元的位到位的全并行策略，或者將觸發(fā)器組合成陣列備份到非易失存儲單元陣列的組到組的部分并行本地恢復(fù)策略。

其中，本發(fā)明提出的基于非易失的輸入輸出接口的本地數(shù)據(jù)恢復(fù)和備份的方法，包括兩個主要方面：數(shù)據(jù)備份網(wǎng)絡(luò)拓撲結(jié)構(gòu)和非易失的輸入輸出接口。使用全并行本地數(shù)據(jù)備份，可以實現(xiàn)單時鐘周期內(nèi)數(shù)據(jù)的備份和恢復(fù)，大大提升系統(tǒng)掉電和上電的響應(yīng)速度。

圖2是本發(fā)明一實施例提供的非易失輸入輸出通信接口的工作方式與現(xiàn)有的易失輸入輸出接口的工作方式的對比示意圖。如圖2所示，非易失的輸入輸出接口在自供能系統(tǒng)的數(shù)據(jù)備份和恢復(fù)時的工作流程與現(xiàn)有的易失輸入輸出接口大為不同。對于現(xiàn)有的易失輸入輸出接口，掉電時，CPU首先通過輸入輸出總線從每個從器件中讀取初始化寄存器中的數(shù)據(jù)，然后再通過輸入輸出總線寫入一個獨立的片外非易失存儲單元中，一般為Flash。上電時，CPU首先通過總線從非易失存儲單元中讀取數(shù)據(jù)，然后通過總線依次對每個器件進行初始化。數(shù)據(jù)的備份和恢復(fù)都有CPU的全程參與，并且都需要通過串行總線進行數(shù)據(jù)的傳輸，所需的時間開銷和功耗開銷由以下公式進行計算：

備份時間：

備份能量：

恢復(fù)時間：

恢復(fù)能量：

其中，傳感器總數(shù)為N，傳感器i的初始化數(shù)據(jù)量為n_i，T_{i_r}、E_{i_r}、T_{i_w}和E_{i_w}分別表示傳感器i中單位初始化數(shù)據(jù)的讀時間、讀取傳感器i中單位初始化數(shù)據(jù)的所需能量、將單位初始化數(shù)據(jù)寫入傳感器i中的寫入時間以及將單位初始化數(shù)據(jù)寫入傳感器i中所需的能量。T_IO和E_IO分別表示單位初始化數(shù)據(jù)在輸入輸出總線上的傳輸時間和所需能量，T_{NVM_r}、E_{NVM_r}、T_{NVM_w}和E_{NVM_w}分別表示片外非易失存儲器在傳感器中讀取單位初始化數(shù)據(jù)所需的時間、片外非易失存儲器在傳感器中讀取單位初始化數(shù)據(jù)所需的能量、片外非易失存儲器將單位初始化數(shù)據(jù)寫入傳感器的時間以及片外非易失存儲器將單位初始化數(shù)據(jù)寫入傳感器所需的能量，P_NVP表示非易失處理器工作的平均功率。

然而，對于非易失的輸入輸出接口，所有器件在掉電時同時進行本地備份，數(shù)據(jù)直接寫入本地片內(nèi)的NVFF中，上電時，同時進行數(shù)據(jù)恢復(fù)，數(shù)據(jù)從本地NVFF中讀回寄存器的觸發(fā)器中。整個過程不需要CPU和輸入輸出總線的參與，不同器件的備份和恢復(fù)可全并行或部分并行執(zhí)行，并且同一個器件內(nèi)部的所有NVFF也可以同時并行或部分并行讀寫。采用全并行備份/恢復(fù)策略時，每個寄存器的D觸發(fā)器都與一個1-bit的非易失存儲單元相連，實現(xiàn)位到位的全并行本地備份/恢復(fù)。采用部分并行備份/恢復(fù)策略時，可將M個D觸發(fā)器組成N組觸發(fā)器陣列，N組觸發(fā)器陣列通過一個N位多路選擇器Mux連接到一個M×N-bit的非易失存儲陣列，每組觸發(fā)器陣列可并行讀寫非易失存儲陣列，實現(xiàn)組到組的部分并行本地備份/恢復(fù)。

因此，數(shù)據(jù)的備份和恢復(fù)時間分別為單個(采用全并行策略)或N個(采用部分并行策略)NVFF的寫時間和讀時間。備份能耗為：

恢復(fù)能耗為：

其中，E_{NVFF_w}和E_{NVFF_y}分別表示非易失觸發(fā)器將單位初始化數(shù)據(jù)寫入傳感器所需的能量和非易失觸發(fā)器在傳感器中讀取單位初始化數(shù)據(jù)所需的能量。

圖3是本發(fā)明一實施例提供的非易失輸入輸出通信接口與現(xiàn)有的易失輸入輸出接口分別對不同傳感器的時間開銷的對比示意圖。圖4是本發(fā)明一實施例提供的非易失輸入輸出通信接口與現(xiàn)有的易失輸入輸出接口分別對不同傳感器的能量開銷的對比示意圖。對于不同的器件，考察其在掉電和上電時的備份/恢復(fù)的時間開銷和能量開銷，結(jié)果如圖3和圖4所示。

在本實施例中，提出了一種實現(xiàn)通信接口快速備份和恢復(fù)的非易失輸入輸出電路結(jié)構(gòu)設(shè)計。該方案主要包括非易失輸入輸出接口的實現(xiàn)和本地備份恢復(fù)拓撲結(jié)構(gòu)及工作流程的實現(xiàn)。該方案提出了用NVFF對輸入輸出接口中的初始化數(shù)據(jù)寄存器進行替代的非易失化設(shè)計方法，并提出相應(yīng)的電壓監(jiān)測電路及NVFF控制電路實現(xiàn)方法，支持對所有器件全并行或部分并行地進行本地備份和恢復(fù)。該方案還給出了具體的備份和恢復(fù)的時間開銷和功耗開銷的計算方法。實驗結(jié)果表明該方案能夠比現(xiàn)有集中式串行方法實現(xiàn)時間的功耗高達17倍和25倍地降低。

以上結(jié)合附圖詳細描述了本發(fā)明的優(yōu)選實施方式，但是，本發(fā)明并不限于上述實施方式中的具體細節(jié)，在本發(fā)明的技術(shù)構(gòu)思范圍內(nèi)，可以對本發(fā)明的技術(shù)方案進行多種簡單變型，這些簡單變型均屬于本發(fā)明的保護范圍。

另外需要說明的是，在上述具體實施方式中所描述的各個具體技術(shù)特征，在不矛盾的情況下，可以通過任何合適的方式進行組合，為了避免不必要的重復(fù)，本發(fā)明對各種可能的組合方式不再另行說明。

此外，本發(fā)明的各種不同的實施方式之間也可以進行任意組合，只要其不違背本發(fā)明的思想，其同樣應(yīng)當(dāng)視為本發(fā)明所公開的內(nèi)容。