本發(fā)明實施例涉及集成電路。

背景技術：

布線電路設計涉及確定電性連接至電路元件的金屬導線的布線，以產(chǎn)生實行所期望功能的經(jīng)布線電路。應用布線規(guī)則來規(guī)定電路布局的約束條件。然而，對于需要滿足對電路設計的其他部分來說所不存在的特殊要求的某些電路，則應用非默認布線規(guī)則(non-defaultroutingrule，ndr)。

技術實現(xiàn)要素：

本發(fā)明實施例提供一種集成電路，其包括單元以及第一多個導電區(qū)段。所述導電區(qū)段中的每一者具有第一預定寬度，且所述第一多個導電區(qū)段包括第一導電區(qū)段以及第二導電區(qū)段。其中，所述第一導電區(qū)段及所述第二導電區(qū)段耦合至所述單元以傳輸信號，且所述第一導電區(qū)段與所述第二導電區(qū)段之間的距離大于所述第一預定寬度。

附圖說明

結(jié)合附圖閱讀以下詳細說明，會最好地理解本發(fā)明實施例的各個方面。應注意，根據(jù)本產(chǎn)業(yè)中的標準慣例，各種特征結(jié)構(gòu)并非按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征結(jié)構(gòu)的尺寸。

圖1是依據(jù)一些本發(fā)明實施例的設計系統(tǒng)的示意圖。

圖2是依據(jù)一些本發(fā)明實施例的集成電路的示意圖。

圖3是依據(jù)一些本發(fā)明實施例的布局方法的流程圖。

附圖標號說明

100：設計系統(tǒng)；

110：處理器；

120：存儲器；

130：輸入/輸出(i/o)接口；

200：集成電路；

210：單元；

212：端子；

220：布線格網(wǎng)；

300：布局方法；

p：中心對中心節(jié)距；

s：最小間隔/間隔/最小線間隔/間隔寬度；

s310、s320、s330、s340、s350、s360、s370、s372、s374、s376：操作；

sig1：信號；

t11～t17：布線軌道；

t21～t25：布線軌道；

v1～v6：通孔；

w1：預定寬度/線寬度/導線寬度/默認線寬度；

w2：預定寬度/線寬度/導線寬度/默認線寬度；

w11、w12、w13、w14、w21、w22：導電區(qū)段。

具體實施方式

以下公開內(nèi)容提供用于實作所提供主題的不同特征結(jié)構(gòu)的許多不同的實施例或?qū)嵗?。以下闡述組件及排列的具體實例以簡化本公開內(nèi)容。當然，這些僅為實例且不旨在進行限制。例如，以下說明中將第一特征結(jié)構(gòu)形成在第二特征結(jié)構(gòu)“之上”或第二特征結(jié)構(gòu)“上”可包括其中第一特征結(jié)構(gòu)及第二特征結(jié)構(gòu)被形成為直接接觸的實施例，且也可包括其中第一特征結(jié)構(gòu)與第二特征結(jié)構(gòu)之間可形成有附加特征結(jié)構(gòu)、進而使得所述第一特征結(jié)構(gòu)與所述第二特征結(jié)構(gòu)可能不直接接觸的實施例。另外，本公開內(nèi)容可能在各種實例中重復參考編號及/或字母。這種重復是出于簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關系。

本公開內(nèi)容中使用的用語一般具有其在所屬領域中及在使用每一用語的具體上下文中的普通含義。在本公開內(nèi)容中使用實例(包括本發(fā)明實施例中所論述的任一項的實例)僅為說明性的，且絕非限制本發(fā)明實施例或任何所例示項的范圍及含義。相同地，本發(fā)明實施例并不僅限于本公開內(nèi)容中所給定的各種實施例。

盡管本公開內(nèi)容中可能使用用語“第一”、“第二”等來闡述各種元件，然而這些元件不應受這些用語限制。這些用語是用于區(qū)分各個元件。例如，在不背離所述實施例的范圍的條件下，可稱第一元件為第二元件，且相似地，可稱第二元件為第一元件。本公開內(nèi)容中所用用語“及/或”包括相關列出項其中一個或多個項的任意及全部組合。

在本公開內(nèi)容中，用語“耦合”也可被稱作“電性耦合”，且用語“連接”可被稱作“電性連接”?！榜詈稀奔啊斑B接”也可用于表示兩個或更多個元件彼此協(xié)作或交互作用。

圖1是依據(jù)一些本發(fā)明實施例的設計系統(tǒng)100的示意圖。

如圖1說明性地示出，設計系統(tǒng)100包括處理器110、存儲器120、及輸入/輸出(input/output，i/o)接口130。處理器110耦合至存儲器120及i/o接口130。在各種實施例中，處理器110是中央處理器(centralprocessingunit，cpu)、應用專用集成電路(applicationspecificintegratedcircuit，asic)、多處理器(multi-processor)、分布式處理系統(tǒng)(distributedprocessingsystem)、或適合的處理單元。用于實作處理器110的各種電路或單元皆處于本發(fā)明實施例的預期范圍內(nèi)。

存儲器120存儲用于幫助設計集成電路的一個或多個程序碼。為了說明，存儲器120存儲以一組指令來編碼的程序碼，所述指令用于實行布局過程或檢查集成電路的布局圖案。處理器110能夠執(zhí)行存儲在存儲器120中的程序碼，且能夠自動地實行導線布線操作。

在某些實施例中，存儲器120是以一組可執(zhí)行指令來編碼(即，存儲)的非暫時計算機可讀存儲媒體，用于實行布局過程或檢查布局圖案。為了說明，存儲器120存儲用于實行操作的可執(zhí)行指令，所述操作包括例如圖3中所示的操作s310至s376。在某些實施例中，所述計算機可讀存儲媒體是電子的、磁性的、光學的、電磁的、紅外線的及/或半導體的系統(tǒng)(或者是裝置或器件)。例如，計算機可讀存儲媒體包括半導體或固態(tài)存儲器、磁帶、可換式計算機磁盤(removablecomputerdiskette)、隨機存取存儲器(randomaccessmemory，ram)、只讀存儲器(read-onlymemory，rom)、剛性磁盤(rigidmagneticdisk)、及/或光盤。在利用光盤的一個或多個實施例中，計算機可讀存儲媒體包括只讀光盤存儲器(compactdisk-readonlymemory，cd-rom)、光盤讀取/寫入(compactdisk-read/write，cd-r/w)、數(shù)字影碟(digitalvideodisc，dvd)、閃速存儲器(flashmemory)及/或現(xiàn)在已知的或隨后開發(fā)的能夠存儲碼或數(shù)據(jù)的其他媒體。本發(fā)明實施例中闡述的硬件模塊或裝置包括但不僅限于應用專用集成電路(asic)、現(xiàn)場可編程門陣列(field-programmablegatearray，fpga)、專用或共享處理器、及/或現(xiàn)在已知的或隨后開發(fā)的其他硬件模塊或裝置。

i/o接口130從例如由電路設計者及/或布局設計者操作的各種控制器件接收輸入或命令。因此，設計系統(tǒng)100能夠通過由i/o接口130所接收到的輸入或命令而被操控。在某些實施例中，i/o接口130包括顯示器，所述顯示器用以顯示執(zhí)行所述程序碼的狀態(tài)。在某些實施例中，i/o接口130包括圖形用戶界面(graphicaluserinterface，gui)。在某些實施例中，i/o接口130包括用于向處理器110傳達信息及命令的鍵盤、小鍵盤(keypad)、鼠標、軌跡球(trackball)、軌跡板(track-pad)、觸摸屏、光標方向鍵、或其組合。

圖2是依據(jù)一些本發(fā)明實施例的集成電路200的示意圖。在某些實施例中，處理器110根據(jù)例如從i/o接口130輸入的電路檔案及至少一個設計規(guī)則用以在集成電路200中實行導線布線操作。如圖2說明性地示出，設置具有布線軌道t11至t17及布線軌道t21至t25的布線格網(wǎng)(routinggrid)220。布線軌道t11至t17彼此平行地定向，且在第一方向上取向(或延伸)，所述第一方向是例如集成電路200的垂直方向。布線軌道t21至t25彼此平行地定向，且在垂直于第一方向的第二方向上取向(或延伸)。例如，所述第二方向是集成電路200的水平方向。在某些實施例中，布線軌道t11至t17及布線軌道t21至t25分布在集成電路200的不同膜層中。布線軌道t11至t17排列在集成電路200的第一層中，且布線軌道t21至t25排列在集成電路200的第二層中。每一布線軌道t11至t17及每一布線軌道t21至t25表示集成電路200中的潛在布線路徑(potentialroutingpath)，所述潛在布線路徑可能被指派以用于傳輸信號的導電區(qū)段(conductivesegment)。在某些實施例中，在任何兩個鄰近的布線軌道t11至t17中存在預定距離。例如，布線軌道t16與鄰近的布線軌道t17以中心對中心節(jié)距(center-to-centerpitch)p間隔開來。通過中心對中心節(jié)距p的排列，提供充足的空間來放置包括例如導線等的特征結(jié)構(gòu)及緊鄰所述特征結(jié)構(gòu)的任何所要求的間隔。

如圖2說明性地示出，集成電路200包括單元210、導電區(qū)段w11、w12、w13、w14、w21及w22。導電區(qū)段w11至w22根據(jù)所述默認布線規(guī)則設定(defaultroutingruleset)及所述電路檔案來進行布線以將電路元件(圖中未示出)彼此耦合或?qū)⑺鲭娐吩c至少一個信號源(圖中未示出)耦合。集成電路200內(nèi)的連接(connection)得以有效地形成。

此外，如圖2說明性地示出，最小間隔s(又稱為間隔s、最小線間隔s或間隔寬度s)是鄰近的經(jīng)布線導電區(qū)段之間的距離。例如，鄰近的經(jīng)布線導電區(qū)段w11與w12之間的距離。最小間隔s是特定工藝技術節(jié)點的參數(shù)。預定寬度w1(又稱為導線寬度w1、線寬度w1或默認線寬度w1)是集成電路200中的導電區(qū)段w11至w14的導線寬度。預定寬度w2(又稱為導線寬度w2、線寬度w2或默認線寬度w2)是集成電路200中的導電區(qū)段w21至w22的導線寬度。在某些實施例中，線寬度w1與w2是相同的預定值。在某些其他實施例中，線寬度w1與w2是不同的預定值。換句話說，在某些實施例中，中心對中心節(jié)距p被定義為特征結(jié)構(gòu)之間的最小間隔s與導線寬度w1(或w2)的和。

在某些實施例中，應用默認布線規(guī)則設定來規(guī)定集成電路200的布局的約束條件。線寬度w1及w2、最小間隔s、及中心對中心節(jié)距p是根據(jù)所述默認布線規(guī)則設定來進行配置。

在某些實施例中，集成電路200的導電區(qū)段w11至w22是在布線軌道t11至t17及布線軌道t21至t25上進行布線及排列。為了說明，導電區(qū)段w11以垂直排列方式排列在布線軌道t12上，導電區(qū)段w12以垂直排列方式排列在布線軌道t13上，導電區(qū)段w13以垂直排列方式排列在布線軌道t15上，且導電區(qū)段w14以垂直排列方式排列在布線軌道t17上。另一方面，導電區(qū)段w21以水平排列方式排列在布線軌道t22上，導電區(qū)段w22以水平排列方式排列在布線軌道t24上。

在某些實施例中，單元210包括端子212。單元210通過端子212以及導電區(qū)段w12至w13及w21至w22用以輸出信號sig1。在某些其他實施例中，單元210的端子212通過導電區(qū)段w12至w13及w21至w22用以從其他電路元件(圖中未示出)或信號源(圖中未示出)接收信號sig1。換句話說，單元210能夠通過端子212來與其他電路元件通信。

在某些實施例中，單元210是時鐘信號分配網(wǎng)絡(clocksignaldistributionnetwork)或電力分配網(wǎng)絡(powerdistributionnetwork)。在某些情形中，所述時鐘信號分配網(wǎng)絡或所述電力分配網(wǎng)絡具有對集成電路200的其他部分來說所不存在的特殊度量要求(metricrequirement)。

例如，所述電力分配網(wǎng)絡經(jīng)配置用以負載大電流，用于驅(qū)動整個集成電路200。隨著導電電子在細的、長的電源導線內(nèi)移動，所述導電電子會遇到金屬粒子，從而產(chǎn)生使所述金屬粒子的輸運提升的動量轉(zhuǎn)移(momentumtransfer)。這種輸運被稱為電遷移(electromigration，em)且會使得在電源導線中形成開路(open)。以往，地區(qū)電力網(wǎng)絡(localpowernetwork)一直未將電遷移納入考慮。然而，在新興技術節(jié)點中，在電源導線的橫截面尺寸減小的同時，電流一直保持大致恒定，從而使得電源導線中的電流密度增大。最大電流密度要求(jmax)可加以限制由器件拉出的驅(qū)動電流，用于保證最小化目前自動放置及布線數(shù)字電路中的電遷移所造成的平均故障時間(mean-time-to-failure，mttf)。此外，過早的電源導線電遷移通過整個地區(qū)電力網(wǎng)絡導致壓降(voltagedrop)增大，從而產(chǎn)生導致功能硬件故障的電路時序及信號集成問題。

相似地，所述時鐘信號分配網(wǎng)絡經(jīng)配置用以提供及分配時鐘信號至集成電路200中的一個或多個連續(xù)的電路元件。因此，所述時鐘信號分配網(wǎng)絡需要滿足特殊的時鐘延遲要求(clocklatencyrequirement)。

在某些實施例中，所述度量要求包括對布線網(wǎng)(routingnet)的延遲度量。所述延遲度量對應于包括所述布線網(wǎng)的最長延遲時鐘路徑的時鐘延遲。在某些實施例中，所述度量要求包括對所述布線網(wǎng)的電遷移度量。所述電遷移度量對應于預期會在所述布線網(wǎng)中發(fā)生的電遷移的量。在某些實施例中，所述度量要求包括對所述布線網(wǎng)的串擾(crosstalk)度量。所述串擾度量對應于所述布線網(wǎng)從其他布線網(wǎng)接收到的串擾的量。

以上所述的延遲度量、電遷移度量、及串擾度量與所述布線網(wǎng)中的電流及所述布線網(wǎng)的電阻相關。對于具有這些度量要求的單元210來說，當使用具有默認線寬度w1及/或w2的一個導線來連接端子212時，單元210將不能滿足所述度量要求。因此，由于所述布線網(wǎng)上的信號sig1的電流幅值受默認線寬度w1及w2限制，因此導致布局違例(layoutviolation)。

以上實例中的度量僅用于說明性目的，而并非旨在限制本發(fā)明實施例。對于所屬領域中的普通技術人員而言，延遲、串擾、及電遷移的各種定義應為顯而易見，且本公開內(nèi)容中闡述的實施例的范圍旨在涵蓋所有這類定義。

在某些實施方式中，通過計算(computation)來定義某些布線規(guī)則，以選擇適當?shù)木€寬度及導線間隔。例如，配置非默認線寬度或非默認間隔，所述非默認的線寬度是寬于默認規(guī)則下的線寬度w1及w2，所述非默認的間隔是寬于默認規(guī)則下的間隔s。在某些其他實施方式中，所述非默認線寬度與所述非默認間隔二者經(jīng)配置以滿足所述設計規(guī)則，所述設計規(guī)則包括例如所述電遷移(me)度量要求、所述時鐘延遲度量要求、所述串擾度量要求等。在這些實施方式中，用于布線具有特定要求的單元的上述布線規(guī)則稱作非默認布線規(guī)則設定或非默認規(guī)則(ndr)設定，以便將這些布線規(guī)則與所述默認布線規(guī)則設定加以區(qū)分。

在應用非默認布線規(guī)則設定的上述實施方式中，電路設計者必須提供所述非默認布線規(guī)則設定(包括所述非默認線寬度及所述非默認間隔)來對電路中的單元進行布線。在某些情形中，由于集成電路200的半導體集成密度及設計的復雜度增大，因此所述電路中的單元必須在這些實施方式中進行多次布線，以使得所述非默認布線規(guī)則設定能夠反復地進行微調(diào)。另外，對于雙重或多重圖案化設計來說，應用所述非默認布線規(guī)則的所述布線是越來越難以進行。

在半導體制作工藝中，光刻膠圖案的分辨率在約45納米(nm)的半節(jié)距處開始模糊。為了繼續(xù)使用為較大的技術節(jié)點而購買來的制作設備，而開發(fā)出雙重曝光(doubleexposure)方法。在雙重或多重圖案化技術中，圖案布局被分隔成兩個或更多個掩模，且所述圖案布局的某些特征結(jié)構(gòu)被指派至一個掩模，而某些其他特征結(jié)構(gòu)則被指派至另一掩模。這樣一來，在維持良好的分辨率的同時，經(jīng)組合后的所述圖案中的最小線間隔s得以減小。例如，在雙重圖案化技術中，指派第一“顏色”或第二“顏色”至所述層上的每一圖案。具有第一顏色的圖案是通過第一掩模而形成，且具有第二顏色的圖案是通過第二掩模而形成。接著，通過所述掩模將圖案布局轉(zhuǎn)移至晶片，使光刻工藝達到極限。由于布局中的非默認線寬度的著色工藝是待解決的問題，因此為了避免著色問題，使用較大的間隔而這會使得可布線性(routability)減小。換句話說，對布線網(wǎng)使用較寬的寬度及/或較寬的間隔會消耗較多的布線資源。

如圖2說明性地示出，在某些實施例中，為了滿足以上所述的單元210的度量要求，信號sig1經(jīng)配置以通過集成電路200中的導電區(qū)段w21及w22來傳輸。導電區(qū)段w21及導電區(qū)段w22電性連接至端子212，其中導電區(qū)段w21排列在布線軌道t22上。另一方面，導電區(qū)段w22排列在布線軌道t24上。根據(jù)所述默認布線規(guī)則設定，導電區(qū)段w21及導電區(qū)段w22皆具有預定導線寬度w2。通過這種排列，導電區(qū)段w21及w22能夠經(jīng)受得住具有較大的電流幅值的信號sig1，而具有較大的信號sig1能夠通過導電區(qū)段w21及w22進行傳輸。

與以上所述的實施方式相比，應用所述默認布線規(guī)則設定，集成電路200能夠滿足布局要求，而無需使用以非默認參數(shù)配置的線寬度、鄰近的經(jīng)布線導電區(qū)段之間的最小間隔或鄰近的布線軌道之間的中心對中心節(jié)距。另外，由于應用默認布線規(guī)則設定，因此滿足雙重或多重圖案化的實施例中的著色要求。

如圖2說明性地示出，在某些實施例中，信號sig1通過導電區(qū)段w12及w13來進一步進行傳輸。與導電區(qū)段w21及w22類似，導電區(qū)段w12及w13具有預定導線寬度w1。在某些實施例中，集成電路200還包括耦合在導電區(qū)段w12、w13、w21、及w22中的兩者之間的通孔v1、v2、v3、及v4。導電區(qū)段w21及w22通過通孔v1至v4電性耦合至導電區(qū)段w12及w13，以從端子212傳輸信號sig1或?qū)⑿盘杝ig1傳輸至端子212。由于在多個膜層上使用多個默認規(guī)則布線，因此指派“格網(wǎng)”式(grid)布線于集成電路200中。

在某些實施例中，布線軌道t13與布線軌道t15之間排列有至少一個布線軌道t14，且布線軌道t22與布線軌道t24之間排列有至少一個布線軌道t23。通過這種排列，能夠在布線軌道t14上排列至少一個導電區(qū)段，用于集成電路200中傳輸其他信號。換句話說，在某些實施例中，鄰近的兩個導電區(qū)段w12與w13的距離大于預定導線寬度w1，且鄰近的兩個導電區(qū)段w21與w22的距離大于預定導線寬度w2。因此，信號sig1的信號布線被間隔開且通孔v1至v4能夠落在經(jīng)布線的所述軌道中。

如圖1說明性地示出，配置通孔v1以將導電區(qū)段w12與導電區(qū)段w21耦合。通孔v2電性耦合至導電區(qū)段w12及導電區(qū)段w22。通孔v3電性耦合至導電區(qū)段w13及導電區(qū)段w21。通孔v4電性耦合至導電區(qū)段w13及導電區(qū)段w22。通過所述多個通孔v1至v4的排列，用以傳輸信號sig1的布線的電阻得以減小。因此，防止集成電路200違反電遷移(em)要求或時鐘延遲要求。

在某些實施例中，集成電路200還包括通孔v5至v6。配置通孔v5以將導電區(qū)段w21與單元210的端子212耦合。配置通孔v6以將導電區(qū)段w22與單元210的端子212耦合。

在應用所述非默認布線規(guī)則設定的某些實施方式中，由于使用具有較大的線寬度的導電區(qū)段，因此要求用尺寸較大的通孔來連接在不同膜層中的導電區(qū)段。與以上所述的實施方式相比，另一方面，在圖2中所示的某些實施例中，由于導電區(qū)段w12至w13及導電區(qū)段w21至w22根據(jù)所述默認布線規(guī)則設定而具有相同的預定導線寬度w2，因此通孔v1至v4具有相同的默認通孔尺寸。另外，由于在圖2中所示的實施例中應用所述默認布線規(guī)則設定，因此導電區(qū)段w11至w22位于適合的軌道上且集成電路200的可布線性得以確保。為了說明，在某些實施例中，布線軌道t12及t17是集成電路200的另一個網(wǎng)的潛在布線路徑，且分別指派導電區(qū)段w11及w14至布線軌道t12及t17上。

參照圖3，圖3是依據(jù)一些本發(fā)明實施例的布局方法300的流程圖。以下通過圖3中的布局方法300來闡述圖2中的集成電路200的布局工藝。為了更好地理解本發(fā)明實施例，針對圖2中所示的集成電路200來論述布局方法300，但布局方法300并不僅限于此。在某些實施例中，通過圖1中的設計系統(tǒng)100中所載有的各種電路仿真工具(circuitsimulationtool)來闡述集成電路200。在某些實施例中，通過圖1中的設計系統(tǒng)100中所載有的各種電路仿真工具及/或電子設計自動化(electronicdesignautomation，eda)工具來確定包括集成電路200的布局約束條件的預定說明(predetermineddescription)。

如圖3說明性地示出，布局方法300包括操作s310、s320、s330、s340、s350、s360、s370、s372、s374、及s376。首先，在操作s310中，通過所述電子設計自動化工具來確定默認布線規(guī)則的導線寬度w1及w2以及間隔寬度s。在某些實施例中，導線寬度w1及w2以及間隔寬度s是基于集成電路200的設計規(guī)則中的約束條件及工藝技術節(jié)點來確定。

接下來，在操作s320中，所述電子設計自動化工具將單元210放置在集成電路200布局內(nèi)。在某些實施例中，單元210是通過電子設計自動化工具的布線器(router)來放置，所述布線器從標準單元庫中選擇對應的單元。在某些實施例中，所述標準單元庫用以存儲標準單元的布局圖案或預定說明。每一標準單元經(jīng)配置以提供邏輯功能性。例如，在某些實施例中，所述標準單元包括與非門(nandgate)、或非門(norgate)、鎖存器、反相器等。在某些實施例中，通過所述布線器，放置單元210以彼此貼靠方式來排列。

接下來，在操作s330中，所述電子設計自動化工具為端子212及單元210指派具有默認線寬度w1或w2的一個單配線連接布線(singlewiringconnectionroute)。

接下來，在操作s340中，所述電子設計自動化工具計算并判斷當在端子212及單元210使用所述具有默認線寬度w1及w2的單配線連接布線時，所述配線連接布線是否違反所述度量要求中的一者。換句話說，由處理器110操作的電子設計自動化工具判斷信號sig1中是否存在布線規(guī)則違例。

例如，信號sig1經(jīng)確定為時鐘信號，且判斷信號sig1不滿足時鐘延遲要求。舉例來說，信號sig1的電流高于與默認規(guī)則中定義的預定導線寬度w1及w2所對應的預定電流限制。作為另外一種選擇，在其他實例中，判斷信號sig1不滿足延遲、串擾、及電遷移要求中的一者。當信號sig1中存在以上條件中的至少一者時，對應的計算結(jié)果經(jīng)確定用以表示違反至少一個度量要求。

接下來，在操作s350中，如果所述計算結(jié)果表示不違反任何度量要求，則產(chǎn)生單布線命令信號，并將所述信號發(fā)送至電子設計自動化工具的布線器。

接下來，在操作s360中，因應于所述單布線命令信號，電子設計自動化工具的布線器根據(jù)默認布線規(guī)則設定來指派與單元210的端子212耦合的單配線連接布線。換句話說，當信號sig1中不存在以上所述的條件時，由處理器110操作的電子設計自動化工具將單布線指派至單元210的端子212，以將信號sig1傳輸至單元210的端子212或從單元210的端子212輸出信號sig1。

另一方面，在操作s370中，如果所述計算結(jié)果表示違反至少一個度量要求，則產(chǎn)生多布線命令信號，并將所述信號發(fā)送至電子設計自動化工具的布線器。在某些實施例中，所述電子設計自動化工具進一步計算避免違反度量要求的所需要的配線連接布線的適當數(shù)目。在某些實施例中，所述電子設計自動化工具經(jīng)配置以根據(jù)用戶配置來產(chǎn)生單布線命令信號或多布線命令信號。

在操作s372至s376中，因應于所述多布線命令信號，所述電子設計自動化工具的布線器根據(jù)默認布線規(guī)則設定來指派布線導電區(qū)段。換句話說，當信號sig1中存在以上所述的條件時，由處理器110操作的電子設計自動化工具指派多個導電區(qū)段至單元210的端子212，以將信號sig1傳輸至單元210的端子212。在某些實施例中，所述單布線及每一個所述導電區(qū)段經(jīng)配置以具有相同的導線寬度w1及w2。

首先，在操作s372中，當所述電子設計自動化工具接收到所述多布線命令信號時，所述電子設計自動化工具通過默認布線規(guī)則設定來指派所述第一層上的導電區(qū)段w21及導電區(qū)段w22。在某些實施例中，所述第一層中的至少一個布線軌道t23排列在導電區(qū)段w21與導電區(qū)段w22之間，且導電區(qū)段w21排列在布線軌道t22上，導電區(qū)段w22排列在布線軌道t24上。換句話說，鄰近的兩個導電區(qū)段w21與w22的距離大于導線寬度w2。

接下來，在操作s374中，當所述電子設計自動化工具接收到所述多布線命令信號時，所述電子設計自動化工具進一步通過默認布線規(guī)則設定來指派所述第二層上的導電區(qū)段w12及導電區(qū)段w13。在某些實施例中，所述第二層中的至少一個布線軌道t14排列在導電區(qū)段w12與導電區(qū)段w13之間，且導電區(qū)段w12排列在布線軌道t13上，導電區(qū)段w13排列在布線軌道t15上。換句話說，鄰近的兩個導電區(qū)段w12與w13的距離大于導線寬度w1。

在某些實施例中，在操作s376中，所述電子設計自動化工具指派通孔v1至v4來將導電區(qū)段w21及導電區(qū)段w22耦合至導電區(qū)段w12及導電區(qū)段w13，以根據(jù)默認布線規(guī)則設定來指派所述至少兩個配線連接布線。為了說明，通孔v1被指派成配置在位于布線軌道t13與t22的相交處的節(jié)點處，以將導電區(qū)段w12與導電區(qū)段w21耦合。通孔v2被指派成配置在位于布線軌道t13與t24的相交處的節(jié)點處，以將導電區(qū)段w12與導電區(qū)段w22耦合。通孔v3被指派成配置在位于布線軌道t15與t22的相交處的節(jié)點處，以將導電區(qū)段w13與導電區(qū)段w21耦合。通孔v4被指派成配置在位于布線軌道t15與t24的相交處的節(jié)點處，以將導電區(qū)段w13與導電區(qū)段w22耦合。

在操作s372至s376中，當所述電子設計自動化工具接收到所述多布線命令信號時，所述電子設計自動化工具指派與單元210的端子212耦合的至少兩個配線連接布線。在某些實施例中，所述電子設計自動化工具指派與端子212耦合的三個或多于三個配線連接布線，其中所述配線連接布線的數(shù)目是根據(jù)對應的多布線命令信號來確定。

在操作s372至s376期間，與端子212耦合的配線連接布線根據(jù)由所述電子設計自動化工具確定的默認布線規(guī)則來進行布線。換句話說，所述配線連接布線以預定線寬度w1及w2以及最小間隔s位于適合的軌道上。

布局方法300通過避開非默認布線規(guī)則來產(chǎn)生緊密的布線區(qū)域，所述非默認布線規(guī)則會增大線寬度、鄰近的經(jīng)布線導電區(qū)段之間的間隔、鄰近的布線軌道之間的中心對中心節(jié)距、及管芯區(qū)域。

盡管本發(fā)明實施例所提供的方法是以一系列動作或事件進行說明及闡述，然而應理解，這些動作或事件的所說明的次序不應被解釋為具有限制性意義。所述操作未必以所闡述的次序?qū)嵭?。例如，某些動作是以不同的次序發(fā)生及/或與除本發(fā)明實施例中所說明及/或闡述的動作或事件以外的其他動作或事件同步地發(fā)生。另外，可能并不要求使用所有所說明的動作來實作本發(fā)明實施例中的說明的一個或多個方面或?qū)嵤├?。此外，在某些實施例中，本發(fā)明實施例中所描繪的一個或多個動作是以一個或多個單獨的動作及/或階段來實施。換句話說，根據(jù)各種本發(fā)明實施例的精神及范圍，在本發(fā)明實施例中公開的操作的次序能夠被改變，或所述操作能夠酌情同步執(zhí)行或局部同步地執(zhí)行。

如上所述，在本發(fā)明實施例中，所述非默認配線連接布線被多個默認配線連接布線取代。配置多個通孔來耦合排列在不同膜層中的經(jīng)布線導電區(qū)段，這使得布線網(wǎng)的電阻降低且使時序性能(timingperformance)及耐電遷移力(electromigrationtoleranceability)增強。所述布局方法被應用于各種布局技術中，所述布局技術包括例如在上述實施例中論述的通過雙重或多重圖案化技術的技術節(jié)點。

本發(fā)明實施例提供一種集成電路，包括單元以及第一多個導電區(qū)段。所述導電區(qū)段中的每一者具有第一預定寬度，且所述第一多個導電區(qū)段包括第一導電區(qū)段以及第二導電區(qū)段，其中所述第一導電區(qū)段及所述第二導電區(qū)段耦合至所述單元以傳輸信號，且所述第一導電區(qū)段與所述第二導電區(qū)段之間的距離大于所述第一預定寬度。

在一些實施例中，所述的集成電路還包括第二多個導電區(qū)段，其中所述第二多個導電區(qū)段中的每一者具有第二預定寬度，且所述第二多個導電區(qū)段包括第三導電區(qū)段以及第四導電區(qū)段，第三導電區(qū)段耦合至所述第一導電區(qū)段、所述第二導電區(qū)段、及所述單元以傳輸所述信號，第四導電區(qū)段耦合至所述第一導電區(qū)段、所述第二導電區(qū)段、及所述單元以傳輸所述信號，且所述第三導電區(qū)段與所述第四導電區(qū)段之間的距離大于所述第二預定寬度。在一些實施例中，所述的集成電路還包括多個通孔，在所述第一導電區(qū)段、所述第二導電區(qū)段、所述第三導電區(qū)段、及所述第四導電區(qū)段中的兩者之間與所述單元耦合。在一些實施例中，所述通孔包括第一通孔、第二通孔、第三通孔以及第四通孔；第一通孔將所述第一導電區(qū)段與所述第三導電區(qū)段耦合；第二通孔將所述第一導電區(qū)段與所述第四導電區(qū)段耦合；第三通孔將所述第二導電區(qū)段與所述第三導電區(qū)段耦合；第四通孔將所述第二導電區(qū)段與所述第四導電區(qū)段耦合。在一些實施例中，所述單元包括用以接收或傳輸所述信號的端子，且所述通孔包括第一通孔以及第二通孔，第一通孔將所述第三導電區(qū)段與所述單元的所述端子耦合，第二通孔將所述第四導電區(qū)段與所述單元的所述端子耦合。

本發(fā)明實施例提供一種集成電路包括多個導電區(qū)段以及單元。多個導電區(qū)段通過多個節(jié)點彼此耦合。單元包括端子，所述端子耦合至所述節(jié)點，以通過所有所述導電區(qū)段來接收或傳輸信號。在一些實施例中，所述導電區(qū)段包括第一組所述導電區(qū)段以及第二組所述導電區(qū)段，第二組所述導電區(qū)段在所述節(jié)點處與所述第一組所述導電區(qū)段交叉且耦合至所述單元的所述端子。在一些實施例中，所述第一組所述導電區(qū)段中的每一所述導電區(qū)段具有第一預定寬度，且所述第一組所述導電區(qū)段中的鄰近的兩個所述導電區(qū)段的距離大于所述第一預定寬度，其中所述第二組所述導電區(qū)段中的每一所述導電區(qū)段具有第二預定寬度，且所述第二組所述導電區(qū)段中的鄰近的兩個所述導電區(qū)段的距離大于所述第二預定寬度。在一些實施例中，所述的集成電路還包括多個通孔配置在所述節(jié)點處，以將所述導電區(qū)段與所述單元的所述端子耦合。在一些實施例中，所述導電區(qū)段包括第一導電區(qū)段以及第二導電區(qū)段，第一導電區(qū)段耦合至所述節(jié)點中的第一節(jié)點及第二節(jié)點，第二導電區(qū)段耦合至所述節(jié)點中的第三節(jié)點及第四節(jié)點。在一些實施例中，所述第一導電區(qū)段與所述第二導電區(qū)段中的每一者具有第一預定寬度，且所述第一導電區(qū)段與所述第二導電區(qū)段之間的距離大于所述第一預定寬度。在一些實施例中，所述導電區(qū)段還包括第三導電區(qū)段以及第四導電區(qū)段，第三導電區(qū)段在所述第一節(jié)點處耦合至所述第一導電區(qū)段，且在所述第三節(jié)點處耦合至所述第二導電區(qū)段，第四導電區(qū)段在所述第二節(jié)點處耦合至所述第一導電區(qū)段，且在所述第四節(jié)點處耦合至所述第二導電區(qū)段，其中所述第三導電區(qū)段與所述第四導電區(qū)段二者皆耦合至所述單元的所述端子。在一些實施例中，所述第三導電區(qū)段與所述第四導電區(qū)段中的每一者具有第二預定寬度，且所述第三導電區(qū)段與所述第四導電區(qū)段之間的距離大于所述第二預定寬度。在一些實施例中，所述的集成電路還包括第一通孔配置在所述第一節(jié)點處，以將所述第一導電區(qū)段與所述第三導電區(qū)段耦合；第二通孔配置在所述第二節(jié)點處，以將所述第一導電區(qū)段與所述第四導電區(qū)段耦合；第三通孔配置在所述第三節(jié)點處，以將所述第二導電區(qū)段與所述第三導電區(qū)段耦合；以及第四通孔配置在所述第四節(jié)點處，以將所述第二導電區(qū)段與所述第四導電區(qū)段耦合。

本發(fā)明實施例提供一種布局方法包括通過處理器判斷在待由單元的端子接收或傳輸?shù)男盘栔惺欠翊嬖谥辽僖粋€條件；當在所述信號中存在所述至少一個條件時，通過所述處理器將多個導電區(qū)段指派至所述單元的所述端子，以將所述信號傳輸至所述單元的所述端子；以及當在所述信號中不存在所述至少一個條件時，通過所述處理器將單布線指派至所述單元的所述端子，以將所述信號傳輸至所述單元的所述端子；其中所述單布線及每一所述導電區(qū)段被配置成具有相同的寬度。

在一些實施例中，將所述多個導電區(qū)段指派至所述單元的所述端子包括通過所述處理器指派第一組所述導電區(qū)段；以及通過所述處理器指派第二組所述導電區(qū)段，所述第二組所述導電區(qū)段在多個節(jié)點處與所述第一組所述導電區(qū)段交叉，且耦合至所述單元的所述端子。在一些實施例中，所述第一組所述導電區(qū)段中的每一所述導電區(qū)段具有第一預定寬度，且所述第一組所述導電區(qū)段中的鄰近的兩個所述導電區(qū)段的距離大于所述第一預定寬度，其中所述第二組所述導電區(qū)段中的每一所述導電區(qū)段具有第二預定寬度，且所述第二組所述導電區(qū)段中的鄰近的兩個所述導電區(qū)段的距離大于所述第二預定寬度。在一些實施例中，所述的布局方法還包括通過所述處理器指派待配置在所述節(jié)點處的多個通孔，以將所述導電區(qū)段與所述單元的所述端子耦合。在一些實施例中，將所述多個導電區(qū)段指派至所述單元的所述端子包括通過所述處理器指派第一導通區(qū)段，所述第一導通區(qū)段待耦合至所述節(jié)點中的第一節(jié)點及第二節(jié)點；通過所述處理器指派第二導通區(qū)段，所述第二導通區(qū)段待耦合至所述節(jié)點中的第三節(jié)點及第四節(jié)點；通過所述處理器指派第三導電區(qū)段，所述第三導電區(qū)段在所述第一節(jié)點處待耦合至所述第一導電區(qū)段且在所述第三節(jié)點處待耦合至所述第二導電區(qū)段；以及通過所述處理器指派第四導電區(qū)段，所述第四導電區(qū)段在所述第二節(jié)點處待耦合至所述第一導電區(qū)段且在所述第四節(jié)點處待耦合至所述第二導電區(qū)段，其中所述第一導電區(qū)段與所述第二導電區(qū)段中的每一者具有第一預定寬度，且所述第一導電區(qū)段與所述第二導電區(qū)段之間的距離大于所述第一預定寬度，其中所述第三導電區(qū)段與所述第四導電區(qū)段中的每一者具有第二預定寬度，且所述第三導電區(qū)段與所述第四導電區(qū)段之間的距離大于所述第二預定寬度，且所述第三導電區(qū)段與所述第四導電區(qū)段二者皆耦合至所述單元的所述端子。在一些實施例中，將所述多個導電區(qū)段指派至所述單元的所述端子還包括通過所述處理器指派待配置在所述第一節(jié)點處的第一通孔，以將所述第一導電區(qū)段與所述第三導電區(qū)段耦合；通過所述處理器指派待配置在所述第二節(jié)點處的第二通孔，以將所述第一導電區(qū)段與所述第四導電區(qū)段耦合；通過所述處理器指派待配置在所述第三節(jié)點處的第三通孔，以將所述第二導電區(qū)段與所述第三導電區(qū)段耦合；以及通過所述處理器指派待配置在所述第四節(jié)點處的第四通孔，以將所述第二導電區(qū)段與所述第四導電區(qū)段耦合。

以上概述了若干實施例的特征，以使所屬領域中的技術人員可更好地理解本發(fā)明實施例的各個方面。所屬領域中的技術人員應知，他們可容易地使用本發(fā)明實施例作為設計或修改其他工藝及結(jié)構(gòu)的基礎來施行與本文中所介紹的實施例相同的目的及/或?qū)崿F(xiàn)與本文中所介紹的實施例相同的優(yōu)點。所屬領域中的技術人員還應認識到，這些等效構(gòu)造并不背離本發(fā)明的精神及范圍，而且他們可在不背離本發(fā)明的精神及范圍的條件下對其作出各種改變、代替、及變更。