本發(fā)明實施例總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及集成電路布局修正方法及系統(tǒng)。

背景技術(shù)：

隨著特征尺寸的不斷縮小和芯片功能的不斷擴展，半導(dǎo)體芯片中的中間制程(meol)的臨界間距也減小。為了制造這種小臨界間距，制造期間需要大量的光掩模或更加簡單的掩模。此外，當(dāng)芯片中的電路單元的布局面積縮小時，電特性，諸如電路單元中的元件的電阻在制造之后很有可能偏離于期望的特性。面積縮小也導(dǎo)致電路單元在電遷移效應(yīng)(em,electromigration,)免疫力方面性能劣化。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供了一種由至少一個處理器執(zhí)行的布局修正方法，所述布局修正方法包括：通過所述至少一個處理器分析電路單元布局的多個具體布局部分的分配，以從所述多個具體布局部分確定第一具體布局部分和第二具體布局部分；通過所述至少一個處理器確定所述第一具體布局部分和所述第二具體布局部分是否耦合至第一信號等級；以及當(dāng)所述第一具體布局部分和所述第二具體布局部分耦合至所述第一信號等級時，通過所述至少一個處理器將所述第一具體布局部分和所述第二具體布局部分合并為第一合并的布局部分。

根據(jù)本發(fā)明的另一方面，提供了一種電路單元布局，包括：多個具體布局部分；以及合并的布局部分，設(shè)置在所述電路單元布局的單元邊界上，以用于電耦合所述多個具體布局部分中的第一具體布局部分和第二具體布局部分；其中，所述第一具體布局部分和所述第二具體布局部分耦合至相同的信號等級。

根據(jù)本發(fā)明的又一方面，提供了一種儲存程序指令的永久計算機可讀儲存介質(zhì)，當(dāng)由計算機執(zhí)行所述程序指令時，使所述計算機執(zhí)行布局修正方法，所述布局修正方法包括：通過至少一個處理器分析電路單元布局的多個具體布局部分的分配，以從所述多個具體布局部分確定第一具體布局部分和第二具體布局部分；通過所述至少一個處理器確定所述第一具體布局部分和所述第二具體布局部分是否耦合至第一信號等級；以及當(dāng)所述第一具體布局部分和所述第二具體布局部分耦合至所述第一信號等級時，通過所述至少一個處理器將所述第一具體布局部分和所述第二具體布局部分合并為第一合并的布局部分。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據(jù)一些實施例的集成電路(ic)芯片的設(shè)計流程的流程圖。

圖2是示出了根據(jù)一些實施例的布局修正方法的流程圖。

圖3是根據(jù)一些實施例的集成電路的層上的電路單元的電路單元布局的示意圖。

圖4是根據(jù)一些實施例的集成電路的層上的電路單元的修正的電路單元布局的示意圖。

圖5是根據(jù)一些實施例的集成電路的層上的電路單元的修正的電路單元布局的示意圖。

圖6是根據(jù)一些實施例的集成電路的層上的垂直電路單元的修正的電路單元布局的示意圖。

圖7是根據(jù)一些實施例的布局修正系統(tǒng)的功能框圖。

圖8是根據(jù)一些實施例的用于實施布局修正方法和布局修正系統(tǒng)的硬件系統(tǒng)的框圖。

具體實施方式

以下公開內(nèi)容提供了許多不同實施例或?qū)嵗?，用于實現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發(fā)明。當(dāng)然，這些僅是實例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發(fā)明在各個實例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關(guān)系。

下文詳細(xì)討論本發(fā)明的實施例。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明構(gòu)思。所討論的特定實施例僅僅是說明性的，且并不用于限制本發(fā)明的范圍。

而且，為便于描述，在此可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”、“左”、“右”等的空間相對術(shù)語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間關(guān)系術(shù)語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可以同樣地作相應(yīng)地解釋。應(yīng)當(dāng)理解，當(dāng)將元件稱為“連接至”或“耦接至”至另一元件時，它可以直接連接或耦接至其他元件，或者可以存在中間元件。

圖1是根據(jù)一些實施例的集成電路(ic)芯片的設(shè)計流程100的流程圖。設(shè)計流程100使用一個或多個電子設(shè)計自動化(eda)工具來進(jìn)行設(shè)計流程100中的一個或多個操作。

在ic設(shè)計階段102中，由電路設(shè)計者提供ic芯片的高層級(high-level)設(shè)計。在一些實施例中，基于高層級設(shè)計，通過邏輯合成(logicsynthesis)來生成門級網(wǎng)表，并且將門級網(wǎng)表中的門極映射至標(biāo)準(zhǔn)單元庫中的可用單元。本文使用的術(shù)語“網(wǎng)表”是指電路的基于圖形的表示(諸如原理圖)和/或基于文本的表示。

在平面規(guī)劃(floorplanning)階段104中，門級網(wǎng)表被分割為功能塊，并且創(chuàng)建用于ic芯片的設(shè)計布局中的功能塊的平面布置圖。

在電源規(guī)劃(powerplanning)階段106中，對諸如vdd電源(如，供電電壓)網(wǎng)和vss電源(如，接地電壓)網(wǎng)的電源網(wǎng)進(jìn)行布線。電源網(wǎng)包括若干金屬層。例如，每一金屬層都包括水平或垂直延伸的電源線或?qū)щ娷墶６询B金屬層，從而使得任何鄰近的金屬層都將具有例如在正交方向上延伸的電源線或?qū)щ娷墶?/p>

在放置階段108中，將塊中的邏輯門和寄存器的映射單元放置在設(shè)計布局中的特定位置。

在寄生參數(shù)提取和分析階段，對包括布線的設(shè)計布局進(jìn)行分析以提取設(shè)計布局中的寄生參數(shù)并且由此生成物理網(wǎng)表。

在物理驗證和驗收(signoff)階段112中，對從設(shè)計布局生成的物理網(wǎng)表執(zhí)行布局與原理圖(lvs)驗證，以確保設(shè)計布局與門級網(wǎng)表的對應(yīng)。此外，例如，對設(shè)計布局執(zhí)行設(shè)計規(guī)則檢查(drc)，以確保設(shè)計不具有對于制造的電問題和光刻問題?？梢詧?zhí)行增量修正(incrementalfixing)以在下線(tape-out)之前實現(xiàn)ic芯片設(shè)計的最終驗收。

在制造ic的工藝中，多重圖案化技術(shù)可以克服通過具有高圖案密度的單掩模來對布局進(jìn)行光刻的幾何物理布局上的失真或偏差。通常來說，多重圖案化技術(shù)包括相繼使用多個不同的掩模以將它們的不同的特征圖案化在襯底的層上的工藝，其中，多個不同的掩模具有形成在其上的不同的圖案。因此，與單圖案化技術(shù)相比，多重圖案化技術(shù)可以產(chǎn)生多個期望的部件。然而，大量的掩模消耗會直接增加ic的成本。

圖2是示出了根據(jù)一些實施例的布局修正方法200的流程圖?？梢詰?yīng)用布局修正方法200以修正集成電路(ic)的設(shè)計布局，從而在ic的制造期間減少掩模消耗的量。尤其是，應(yīng)用布局修正方法200以修正ic中的電路單元的多個具體布局部分的設(shè)計布局。具體布局部分可以是電路單元的通孔結(jié)構(gòu)(之后稱為“通孔”)。通孔可以是電路單元的接觸通孔和/或柵極通孔。在一些實施例中，可以在圖1中描述和示出的設(shè)計流程100的平面規(guī)劃階段104、電源規(guī)劃階段106和/或放置階段108中執(zhí)行布局修正方法200。

參考圖2，在操作202中，接收集成電路的設(shè)計布局。

在操作204中，擴展和/或顯示設(shè)計布局中的電路單元的多個布局部分。多個布局部分包括電路單元的多個具體布局部分。多個具體布局部分可以是多個接觸通孔、多個柵極通孔、多個源極/漏極和/或多個柵極。柵極通孔可以電耦合或直接連接至柵極，而接觸通孔可以電耦合或直接連接至諸如源極區(qū)域或漏極區(qū)域的擴散區(qū)域。柵極可以是晶體管的控制端，而接觸件可以是晶體管的源極端或漏極端。如果接觸通孔電耦合至源極端，則接觸通孔為源極通孔。如果接觸通孔電耦合至漏極端，則接觸通孔為漏極通孔。另外，多個接觸通孔和多個柵極通孔可以位于設(shè)計布局的同一層中。特別地，多個接觸通孔和多個柵極通孔可以位于設(shè)計布局的第一層中。換句話說，多個接觸通孔和多個柵極通孔可以是設(shè)計布局的第一層級通孔。然而，這并不是對本實施例的限制。

在操作206中，如在操作2061至操作2064中進(jìn)一步討論的，分析電路單元布局的布局部分的分配，以確定電路單元的柵極通孔和源極通孔的位置、確定電路單元布局中的電源線的線寬、確定電路單元布局中的柵極通孔和源極通孔是否可以合并以及確定電路單元布局中的兩個通孔之間的最小距離。在操作206中，確定電路單元的單元邊界附近的多個柵極通孔和源極通孔。

當(dāng)分析布局部分的分配時，首先選擇電路單元布局的第一層中的多個柵極通孔和源極通孔。然后，確定電路單元布局的單元邊界。在操作2061中，選擇位于單元邊界附近的柵極通孔和源極通孔，即，準(zhǔn)則1。具體地，基于單元邊界與柵極通孔和源極通孔中的每一個之間的距離，布局修正方法200確定哪一個通孔位于單元邊界附近?？梢詮耐椎倪吘壷羻卧吔缁驈耐椎闹行闹羻卧吔鐏頊y量該距離。在一些實施例中，當(dāng)單元邊界與通孔之間的距離在通孔寬度的大約0至4倍的距離范圍內(nèi)(諸如4倍)時，將該通孔視為單元邊界附近的通孔。通孔寬度可以是電路單元布局中的最小通孔寬度。然而，這并不是對本實施例的限制。

在操作2062中，布局修正方法200識別電路單元布局中的電源線，其中，電源線可以電耦合至電源電壓或接地電壓。然后，布局修正方法200測量電源線的線寬以確定線寬是否在寬度范圍內(nèi)，即，準(zhǔn)則2。在一些實施例中，寬度范圍可以為通孔寬度的3至11倍，諸如電路單元布局的通孔寬度或最小通孔寬度的8倍。如果線寬在寬度范圍內(nèi)，則布局修正方法200進(jìn)行至操作2063。如果線寬未在寬度范圍內(nèi)，則布局修正方法200進(jìn)行至操作214。

對于一些半導(dǎo)體制造工藝，晶體管的柵極通孔和源極通孔可以合并為合并的通孔結(jié)構(gòu)，而一些半導(dǎo)體制造工藝不提供這樣的服務(wù)。因此，在操作2063中，布局修正方法200在半導(dǎo)體制造工藝期間檢查電路單元布局中的柵極通孔和源極通孔是否可以合并為合并的通孔結(jié)構(gòu)，即，準(zhǔn)則3。如果柵極通孔和源極通孔可以合并，則布局修正方法200進(jìn)行至操作2064。如果柵極通孔和源極通孔不可以合并，則布局修正方法200進(jìn)行至操作214。

在操縱2064中，布局修正方法200檢查電路單元布局中的兩個通孔之間的最小距離是否在預(yù)定距離范圍內(nèi)，即，準(zhǔn)則4。在一些實施例中，預(yù)定距離范圍可以大約為電路單元布局中的柵極間距的0.5至0.75倍和柵極長度的0.85至1.05倍的和。柵極間距可以為電路單元布局中的兩條鄰近的柵極線之間的最小柵極間距。柵極長度可以為電路單元布局中的柵極線的最小柵極長度。例如，預(yù)定距離范圍可以為最小柵極間距的0.6倍和最小柵極長度的0.9倍的和。然而，這并不是對本實施例的限制。如果兩個通孔之間的最小距離在預(yù)定距離范圍內(nèi)，則布局修正方法200進(jìn)行至操作208。如果兩個通孔之間的最小距離未在預(yù)定距離范圍內(nèi)，則布局修正方法200進(jìn)行至操作214。

換句話說，如果全部準(zhǔn)則1至4都檢查通過，則布局修正方法200進(jìn)行至操作208。如果準(zhǔn)則1至4中的一個檢查失敗，則布局修正方法200進(jìn)行至操作214。

在操作208中，測量單元邊界附近的兩個通孔之間的垂直距離，以確定垂直距離是否在第一距離范圍內(nèi)，即，規(guī)則1。在一些實施例中，第一距離范圍可以約為電路單元布局中的通孔寬度的4.5至5.5倍。通孔寬度可以是電路單元布局中的最小通孔寬度。例如，第一距離范圍可以約為最小通孔寬度的5倍。布局修正方法200選擇具有在第一距離范圍內(nèi)的垂直距離的通孔對并且進(jìn)行至操作210。如果兩個通孔之間的垂直距離在第一距離范圍內(nèi)，則布局修正方法200進(jìn)行至操作214。

換句話說，如果規(guī)則1檢查通過，則布局修正方法200進(jìn)行至操作210。換句話說，如果規(guī)則1檢查失敗，則布局修正方法200進(jìn)行至操作214。

在操作210中，測量單元邊界附近的兩個通孔之間的水平距離，以確定水平距離是否在第二距離范圍內(nèi)，即，規(guī)則2。在一些實施例中，第二距離范圍可以約為電路單元布局中的通孔寬度的6.5至7.5倍。通孔寬度可以是電路單元布局中的最小通孔寬度。例如，第一距離范圍可以約為最小通孔寬度的7倍。布局修正方法200選擇具有在第二距離范圍內(nèi)的水平距離的通孔對并且進(jìn)行至操作212。如果兩個通孔之間的水平距離在第二距離范圍內(nèi)，則布局修正方法200進(jìn)行至操作214。

換句話說，如果規(guī)則2檢查通過，則布局修正方法200進(jìn)行至操作212。換句話說，如果規(guī)則2檢查失敗，則布局修正方法200進(jìn)行至操作214。

在操作208和210之后，獲得通孔對，其中，每一個通孔對都具有在第一距離范圍內(nèi)的垂直距離和在第二距離范圍內(nèi)的水平距離。

在操作212中，對在操作210中獲得每一個通孔對都執(zhí)行評估以確定通孔對是否可以合并為合并的通孔結(jié)構(gòu)。評估包括確定通孔對是否電耦合至相同的信號等級，即，規(guī)則a。在操作212中也測量用于制造電路單元布局的兩個通孔的掩模上的兩個圖案之間的最小距離，以確定最小距離是否在距離范圍內(nèi)，即，規(guī)則b。在一些實施例中，距離范圍可以大約為電路單元布局中的柵極間距的1.8至2倍和柵極長度的0.45至0.6倍的和。柵極間距可以為電路單元布局中的兩條鄰近的柵極線之間的最小柵極間距。柵極長度可以為電路單元布局中的柵極線的最小柵極長度。例如，距離范圍可以大約為電路單元布局中的最小柵極間距的2倍和最小柵極長度的0.5倍的和。然而，這并不是對本實施例的限制。如果通孔對電耦合至相同的信號等級并且掩模的最小距離在距離范圍內(nèi)，則布局修正方法200將通孔對合并為合并的通孔結(jié)構(gòu)。如果通孔對未電耦合至相同的信號等級，則布局修正方法200不合并通孔對并且保持通孔對原封不動。然后，布局修正方法200進(jìn)行至操作208以繼續(xù)檢查工藝。

換句話說，布局修正方法200檢查規(guī)則a和規(guī)則b以選擇性地合并通孔對。如果通孔對通過規(guī)則a和規(guī)則b檢查，則布局修正方法200合并通孔對。如果通孔對未通孔規(guī)則a或規(guī)則b檢查，則布局修正方法200保持通孔對原封不動并且檢查下一通孔對。

因此，布局修正方法200反復(fù)執(zhí)行操作208至212以檢查并且合并電路單元布局的單元邊界附近的通孔，直到將適當(dāng)?shù)耐缀喜檐?rail)。當(dāng)根據(jù)操作206至212中的規(guī)則檢查并且合并單元邊界附件的所有通孔時，布局修正方法200進(jìn)行至操作214。

在操作214中，獲得電路單元的修正的電路單元布局，其中，將符合操作206至212中的規(guī)則的通孔合并為合并的通孔結(jié)構(gòu)或軌。

根據(jù)操作202至214，將電路單元布局中的一些通孔合并為合并的通孔結(jié)構(gòu)。合并的通孔結(jié)構(gòu)的尺寸比未合并的單獨的通孔結(jié)構(gòu)大。在制造之后，合并的通孔結(jié)構(gòu)表現(xiàn)比尚未被合并的單獨的通孔結(jié)構(gòu)好。例如，合并的通孔結(jié)構(gòu)的通孔電阻或壓降(也稱為ir下降)小于未合并的通孔結(jié)構(gòu)。此外，合并的通孔結(jié)構(gòu)的工藝變化小于未合并的通孔結(jié)構(gòu)。此外，合并的通孔結(jié)構(gòu)還具有更好的電磁(em)免疫力。

在一些實施例中，當(dāng)根據(jù)操作206至212中的規(guī)則檢查并且合并單元邊界附近的所有通孔時，還減少了電路單元的制造期間的掩模消耗。圖3是根據(jù)一些實施例的ic的第一層上的電路單元的電路單元布局300的示意圖。為了說明的目的，電路單元布局300可以為ic的第一層上的布局的一部分。電路單元布局300包括多個布局部分。在一些實施例中，多個布局部分包括多個接觸通孔s1至s12、多個柵極通孔s13至s24、多個源極/漏極s25至s36和多個柵極s37至s44。電路單元包括p型區(qū)域302和n型區(qū)域304。第一鄰接的單元306鄰近p型區(qū)域302。第二鄰接的單元308鄰近n型區(qū)域304。因此，第一單元邊界310可以為第一鄰接的單元306與p型區(qū)域302之間的邊界，并且第二單元邊界312可以為第二鄰接的單元308與n型區(qū)域304之間的邊界。

當(dāng)在半導(dǎo)體制造工藝下制造ic時，在通過多重圖案化技術(shù)來對多個接觸通孔s1至s12和多個柵極通孔s13至s24進(jìn)行光刻時，多個接觸通孔s1至s12和多個柵極通孔s13至s24之間的空間關(guān)系應(yīng)該服從多重圖案化布局規(guī)則?；旧?，多重圖案化技術(shù)是使用多個掩模來相繼對晶圓的襯底進(jìn)行光刻以用于增加集成電路的層上的部件密度的技術(shù)。

在一些實施例中，對于在執(zhí)行布局修正方法200之前的電路單元布局300，用于制造或光刻電路單元的多個接觸通孔s1至s12和多個柵極通孔s13至s24的掩模數(shù)量為八(8)。當(dāng)分析多個接觸通孔s1至s12和多個柵極通孔s13至s24之間的空間關(guān)系時，在電路單元布局300上示出多條指示線。粗虛線連接多個接觸通孔s1至s12，并且細(xì)虛線連接多個柵極通孔s13至s24。具體地，如果通過粗虛線連接兩個接觸通孔，則不應(yīng)該通過同一掩模來光刻這兩個接觸通孔。此外，如果通過細(xì)虛線連接兩個柵極通孔，則不應(yīng)該通過同一掩模來光刻這兩個柵極通孔。因此，為了符合多重圖案化技術(shù)的設(shè)計規(guī)則，通過第一掩模光刻接觸通孔s2、s5、s8和s11。通過第二掩模光刻接觸通孔s3和s9。通過第三掩模光刻接觸通孔s1、s6、s7和s12。通過第四掩模光刻接觸通孔s4和s10。通過第五掩模光刻柵極通孔s13、s19和s23。通過第六掩模光刻柵極通孔s14、s15、s20和s24。通過第七掩模光刻柵極通孔s16和s21。通過第八掩模光刻柵極通孔s17、s18和s22。

然后，可以通過布局修正方法200來修正電路單元布局300以減少掩模數(shù)量。在操作s2061中，計算單元邊界310、312之間的距離和柵極通孔s13至s24和接觸通孔s1至s12中的每一個之間的距離，以確定是否滿足準(zhǔn)則1。為了簡潔，假設(shè)接觸通孔s1至s12為源極通孔。在一些實施例中，單元邊界310與通孔s1至s4、s13至s17之間的距離在距離范圍內(nèi)，諸如通孔寬度wvia的0至4倍。單元邊界312與通孔s9至s12、s20至s24之間的距離在距離范圍內(nèi)。因此，確定通孔s1至s4、s13至s17、s9至s12、s20至s24為電路單元的單元邊界附件的通孔。通孔寬度wvia為一側(cè)的長度但是不限于圖3中示出的方形通孔的一側(cè)的長度。

在操作2602中，識別第一電源線314和第二電源線316。第一電源線314和第二電源線316可以基本設(shè)置在通孔s1至s4、s13至s17、s9至s12、s20至s24上面。此外，檢查電源線314、316的線寬w1、w2以確定是否滿足準(zhǔn)則2。在一些實施例中，電源線314、316的線寬w1和w2在約為通孔寬度wvia的7.5至10倍的寬度范圍內(nèi)。

在一些實施例中，假設(shè)在操作2063中準(zhǔn)則3檢查通過。這意味著用于制造電路單元布局300的半導(dǎo)體制造工藝提供了將柵極通孔和源極通孔合并為合并的通孔結(jié)構(gòu)的條件。

在操作2064中，測量電路單元布局300中的兩個通孔之間的最小距離pvia以確定準(zhǔn)則4是否檢查通過。最小距離pvia為通孔與鄰近的通孔之間的中心至中心距離。然而，這并不是對本實施例的限制。最小距離pvia可以為通孔與鄰近的通孔之間的邊緣至邊緣距離。在一些實施例中，最小距離pvia在約為柵極間距的0.5至0.75倍和最小柵極長度lg的0.85至1.05倍的和的預(yù)定距離范圍內(nèi)。

然后，在操作s208中，測量通孔s1至s4、s13至s17、s9至s12、s20至s24中的兩個通孔之間的垂直距離以確定規(guī)則1是否檢查通過。例如，通孔s1與s15之間的垂直距離為v1。從通孔s1的邊緣至通孔s15的邊緣測量垂直距離v1。然而，這并不是對本實施例的限制。可以從通孔s1的中心至通孔s15的中心測量垂直距離v1。當(dāng)獲得所有兩個通孔之間的垂直距離時，布局修正方法200可以確定哪一個通孔對具有在約為通孔寬度wvia的4.5至5.5倍的第一距離范圍內(nèi)的垂直距離。在一些實施例中，位于電路單元布局300的上側(cè)處的通孔s1至s4、s13至s17具有在第一距離范圍內(nèi)的垂直距離。位于電路單元布局300的下側(cè)處的通孔s9至s12、s20至s24具有在第一距離范圍內(nèi)的垂直距離。

然后，在操作s210中，測量通孔s1至s4、s13至s17、s9至s12、s20至s24中的兩個通孔之間的水平距離以確定規(guī)則2是否檢查通過。例如，通孔s1與s13之間的水平距離為h1。從通孔s1的邊緣至通孔s13的邊緣測量水平距離h1。然而，這并不是對本實施例的限制?？梢詮耐譻1的中心至通孔s13的中心測量水平距離h1。當(dāng)獲得所有兩個通孔之間的水平距離時，布局修正方法200可以確定哪一個通孔對具有在約為通孔寬度wvia的6.5至7.5倍的第二距離范圍內(nèi)的水平距離。在一些實施例中，對于電路單元布局300的上側(cè)，通孔對s15和s1、s1和s13、s13和s3、s3和s16、s16和s2、s2和s14、s14和s4、s4和s17具有在第二距離范圍內(nèi)的水平距離。對于電路單元布局300的下側(cè)，通孔對s24和s11、s11和s23、s23和s9、s9和s21、s21和s12、s12和s24、s24和s10、s10和s22具有在第二距離范圍內(nèi)的水平距離。

在操作208和210之后，獲得具有在第一距離范圍內(nèi)的垂直距離和在第二距離范圍內(nèi)的水平距離的通孔對。

在操作s212中，對于具有在第一距離范圍內(nèi)的垂直距離和具有在第二距離范圍內(nèi)的水平距離的每一個通孔對，布局修正方法200確定通孔對是否電耦合至相同的信號等級(即，規(guī)則a)，并且確定用于制造通孔對的掩模上的兩個通孔圖案之間的距離是否在約為柵極間距pgate的1.8至2倍和柵極長度lg的0.45至0.6倍的和的距離范圍內(nèi)(即，規(guī)則b)。從柵極的中心至鄰近的柵極的中心測量柵極間距pgate。然而，這并不是對本實施例的限制。從柵極的邊緣至鄰近的柵極的邊緣測量柵極間距pgate。當(dāng)通孔對通過規(guī)則a和規(guī)則b檢查時，將該通孔對合并為合并的通孔結(jié)構(gòu)。在一些實施例中，通孔對s1和s13、s2和s14、s3和s16、s4和s17、s9和s21、s10和s22、s11和s23、s12和s24通過規(guī)則a和規(guī)則b檢查。因此，將通孔對s1和s13、s2和s14、s3和s16、s4和s17、s9和s21、s10和s22、s11和s23、s12和s24合并為圖4中相應(yīng)地示出的合并的通孔結(jié)構(gòu)sm1至sm8。

圖4是根據(jù)一些實施例的ic的第一層上的電路單元的修正的電路單元布局400的示意圖。在一些實施例中，當(dāng)將電路單元布局300中的通孔對s1和s13、s2和s14、s3和s16、s4和s17、s9和s21、s10和s22、s11和s23、s12和s24分別合并為合并的通孔結(jié)構(gòu)sm1至sm8時，用于制造或光刻通孔s5至s8、s15、s18至s20和sm1至sm8的掩模數(shù)量減少至六(6)。當(dāng)分析通孔s5至s8、s15、s18至s20和sm1至sm8之間的空間關(guān)系時，在電路單元布局400上示出多條指示線。粗虛線連接多個通孔s5至s8，并且細(xì)虛線連接多個通孔s15、s18至s20、sm1至sm8。應(yīng)該注意，為了簡潔，圖4中省略了其他類似的符號。具體地，如果通過粗虛線連接兩個通孔，則不應(yīng)該通過同一掩模來光刻這兩個通孔。此外，如果通過細(xì)虛線連接兩個通孔，則不應(yīng)該通過同一掩模來光刻這兩個通孔。因此，為了符合多重圖案化技術(shù)的設(shè)計規(guī)則，通過第一掩模光刻通孔s5和s8。通過第二掩模光刻通孔s6和s7。通過第三掩模光刻通孔sm1、s19和sm7。通過第四掩模光刻通孔sm3和sm5。通過第五掩模光刻通孔sm2和sm8。通過第六掩模光刻通孔s15、sm4、s20和sm6。

應(yīng)該注意，當(dāng)將第一通孔和第二通孔合并為合并的通孔結(jié)構(gòu)時，原始的第一和第二通孔(如，s1和s13)可以位于合并的通孔結(jié)構(gòu)(如，sm1)下方，并且從電路單元布局的頂視圖中不可以看到原始的第一和第二通孔。因此，圖4中未示出通孔對s1和s13、s2和s14、s3和s16、s4和s17、s9和s21、s10和s22、s11和s23、s12和s24。換句話說，合并的通孔結(jié)構(gòu)(如，sm1)可以視為配置為電耦合第一和第二通孔(如，s1和s13)的結(jié)構(gòu)。

然后，可以通過布局修正方法200的操作208至212來修正電路單元布局400以進(jìn)一步減少掩模數(shù)量。與電路單元布局300類似，在操作208中，測量通孔s5至s8、s15、s18至s20以及sm1至sm8中的兩個通孔之間的垂直距離。

然后，在操作210中，測量通孔s5至s8、s15、s18至s20以及sm1至sm8中的兩個通孔之間的水平距離。

在操作208和210之后，獲得具有在第一距離范圍內(nèi)的垂直距離和在第二距離范圍內(nèi)的水平距離的通孔對。

在操作212中，對于具有在第一距離范圍內(nèi)的垂直距離并且具有在第二距離范圍內(nèi)的水平距離的每一個通孔對，布局修正方法200確定通孔對是否遵從以上所述的規(guī)則a和規(guī)則b。如果通孔對通過規(guī)則a和規(guī)則b檢查，則將該通孔對合并為合并的通孔結(jié)構(gòu)。

在一些實施例中，如圖5所示，布局修正方法200反復(fù)執(zhí)行操作208至212以檢查并且合并電路單元布局400的單元邊界附近的通孔，直到將所有候選通孔合并為如圖5所示的軌。圖5是根據(jù)一些實施例的ic的第一層上的電路單元的電路單元布局500的示意圖。參考圖5，將電路單元布局400中的通孔s5和sm1至sm4合并為第一通孔軌(或簡稱為軌)sr1，并且將電路單元布局400中的通孔s20和sm5至sm8合并為第二通孔軌sr2。因此，用于制造或圖案化通孔s5至s8、s18至s19、sr1和sr2的掩模數(shù)量減少至五(5)。應(yīng)該注意，為了簡潔，圖5中省略了其他類似的符號。

特別地，當(dāng)分析通孔s5至s8、s18至s19、sr1和sr2之間的空間關(guān)系時，在電路單元布局500上示出多條指示線。粗虛線連接多個通孔s5至s8，并且細(xì)虛線連接多個通孔s18至s19、sr1和sr2。具體地，如果通過粗虛線連接兩個通孔，則不應(yīng)該通過同一掩模來光刻這兩個通孔。具體地，如果通過細(xì)虛線連接兩個通孔，則不應(yīng)該通過同一掩模來光刻這兩個通孔。因此，為了符合多重圖案化技術(shù)的設(shè)計規(guī)則，通過第一掩模光刻通孔sr1和sr2。通過第二掩模光刻通孔s5和s8。通過第三掩模光刻通孔s6和s7。通過第四掩模光刻通孔s19。通過第五掩模光刻通孔s18。

結(jié)果，在通過布局修正方法200處理電路單元布局300之后，將電路單元布局300的上側(cè)中的通孔s1至s4和s13至s17合并為第一通孔軌sr1，并且將電路單元布局300的下側(cè)中的通孔s9至s12和s20至s24合并為第二通孔軌sr2。因此，布局修正方法200可以簡化電路單元的電路單元布局并且減少用于制造電路單元的掩模數(shù)量。此外，通孔軌sr1(或sr2)具有更小的通孔電阻和更小的工藝變化。通孔軌sr1(或sr2)還具有更好的電磁(em)免疫力。

應(yīng)該注意，上述電路單元布局300是多柵極器件的布局，但是這不是對本實施例的限制。當(dāng)將布局修正方法200應(yīng)用至垂直器件的布局時，布局修正方法200也具有類似的益處。圖6是根據(jù)一些實施例的ic的第一層上的垂直電路單元的電路單元布局600的示意圖。電路單元布局600已被布局修正方法200修正。垂直電路單元包括p型區(qū)域602和n型區(qū)域604。在一些實施例中，將位于電路單元布局600的上部單元邊界處的通孔sv1至sv4合并為第一通孔軌svr1，并且將電路單元邊界600的下部單元邊界處的通孔sv5至sv8合并為第二通孔軌svr2。因此，當(dāng)分析第一通孔軌svr1、第二通孔軌svr2、多個接觸通孔sv9至sv16、以及多個柵極通孔sv17至sv18之間的空間關(guān)系時，在電路單元布局600上示出多條指示線。粗虛線連接多個接觸通孔sv9至sv16以及多個柵極通孔sv17至sv20。細(xì)虛線連接第一通孔軌svr1、第二通孔軌svr2以及多個柵極通孔sv17至sv18。具體地，如果通過粗虛線連接兩個通孔，則不應(yīng)該通過同一掩模來光刻這兩個通孔。如果通過細(xì)虛線連接兩個通孔，則不應(yīng)該通過同一掩模來光刻這兩個通孔。因此，為了符合多重圖案化的設(shè)計規(guī)則，通過第一掩模光刻第一通孔軌svr1和第二通孔軌svr2。通過第二掩模光刻接觸通孔sv9、sv11、sv14和sv16。通過第三掩模光刻接觸通孔sv10、sv12、sv13和sv15。通過第四掩模光刻柵極通孔sv17和sv19。通過第五掩模光刻柵極通孔sv18和sv20。修正電路單元布局600的操作與以上對電路單元布局300執(zhí)行的操作類似，因此為了簡潔而省略了具體描述。

圖7是根據(jù)一些實施例的布局修正系統(tǒng)700的功能框圖。在一些實施例中，布局修正系統(tǒng)700包括分配分析工具706和規(guī)則檢查工具708?？臻g分析工具2406接收集成電路的設(shè)計布局702。顯示工具704配置為顯示集成電路的層中的多個布局部分。分配分析工具706配置為在操作2061、2062、2064、208、210和212中執(zhí)行測量。分配分析工具706配置為在操作2061、2062、2064、208、210和212中執(zhí)行測量。規(guī)則檢查工具708配置為在操作2061、2062、2063、2064、208、210和212中執(zhí)行檢查。顯示工具704還配置為顯示集成電路的修正的電路單元布局。

圖8是根據(jù)一些實施例的用于實施參考圖2描述的布局修正方法和參考圖7描述的布局修正系統(tǒng)700的硬件系統(tǒng)800的框圖。系統(tǒng)800包括至少一個處理器802、網(wǎng)絡(luò)接口804、輸入和輸出(i/o)器件806、儲存器808、存儲器812和總線810?？偩€810將網(wǎng)絡(luò)接口804、i/o器件806、儲存器808和存儲器812耦合至處理器802。

在一些實施例中，存儲器812包括隨機存取存儲器(ram)和/或其他易失性儲存器件和/或只讀存儲器(rom)和/或其他非易失性儲存器件。存儲器812包括用戶空間814和內(nèi)核816，配置為儲存由處理器802執(zhí)行的程序指令和由程序指令訪問的數(shù)據(jù)。

在一些實施例中，網(wǎng)絡(luò)接口804配置為通過網(wǎng)絡(luò)訪問程序指令和遠(yuǎn)程儲存的由程序指令訪問的數(shù)據(jù)。i/o器件806包括被配置為使用戶與系統(tǒng)800進(jìn)行交互的輸入器件和輸出器件。例如，輸入器件包括鍵盤、鼠標(biāo)等。例如，輸出器件包括顯示器、打印機等。儲存器件808配置為儲存程序指令和由程序指令訪問的數(shù)據(jù)。例如，儲存器件808包括磁盤和光盤。

在一些實施例中，為了執(zhí)行程序指令，處理器802配置為執(zhí)行參考圖2描述的方法實施例和參考圖7描述的軟件系統(tǒng)實施例。

在一些實施例中，程序指令儲存在諸如一個或多個光盤、硬盤、非易失性存儲器件的永久計算機可讀記錄介質(zhì)中。

在一些實施例中，提供由至少一個處理器執(zhí)行的布局修正方法。布局修正方法包括：通過至少一個處理器分析電路單元布局的多個具體布局部分的分配，以從多個具體布局部分確定第一具體布局部分和第二具體布局部分；通過至少一個處理器確定第一具體布局部分和第二具體布局部分是否耦合至第一信號等級；以及當(dāng)?shù)谝痪唧w布局部分和第二具體布局部分耦合至第一信號等級時，通過至少一個處理器將第一具體布局部分和第二具體布局部分合并為第一合并的布局部分。

在一些實施例中，該布局修正方法還包括：通過所述至少一個處理器分析所述電路單元布局的多個具體布局部分的分配，以從所述多個具體布局部分確定第三具體布局部分和第四具體布局部分；通過所述至少一個處理器確定所述第三具體布局部分和所述第四具體布局部分是否耦合至第二信號等級；當(dāng)所述第三具體布局部分和所述第四具體布局部分耦合至所述第二信號等級時，通過所述至少一個處理器將所述第三具體布局部分和所述第四具體布局部分合并為第二合并的布局部分；通過所述至少一個處理器確定所述第一合并的布局部分和所述第二合并的布局部分是否耦合至第三信號等級；當(dāng)所述第一合并的布局部分和所述第二合并的布局部分耦合至所述第三信號等級時，通過所述至少一個處理器將所述第一合并的布局部分和所述第二合并的布局部分合并為軌。

在一些實施例中，所述第一信號等級、所述第二信號等級和所述第三信號等級為相同的信號等級。

在一些實施例中，分析所述電路單元布局的多個具體布局部分的分配，以從所述多個具體布局部分確定所述第一具體布局部分和所述第二具體布局部分包括：確定所述電路單元布局的單元邊界；以及通過參考所述第一具體布局部分與所述單元邊界之間的第一距離和所述第二具體布局部分與所述單元邊界之間的第二距離來確定所述第一具體布局部分和所述第二具體布局部分。

在一些實施例中，所述第一距離和所述第二距離在所述電路單元布局的通孔寬度的0至4倍的距離范圍內(nèi)。

在一些實施例中，分析所述電路單元布局的多個具體布局部分的分配，以從所述多個具體布局部分確定所述第一具體布局部分和所述第二具體布局部分還包括：識別所述電路單元布局中的電源線；確定所述電源線的線寬是否在寬度范圍內(nèi)；其中，所述電源線耦合至供電電壓，并且所述寬度范圍為所述電路單元布局中的通孔寬度的3至11倍。

在一些實施例中，分析所述電路單元布局的所述多個具體布局部分的分配，以從所述多個具體布局部分確定所述第一具體布局部分和所述第二具體布局部分還包括：在半導(dǎo)體制造工藝期間，確定所述第一具體布局部分是否可以與所述第二具體布局部分合并。

在一些實施例中，分析所述電路單元布局的所述多個具體布局部分的分配，以從所述多個具體布局部分確定所述第一具體布局部分和所述第二具體布局部分還包括：

確定所述多個具體布局部分中的兩個具體布局部分之間的最小距離是否在距離范圍內(nèi)；其中，所述距離范圍為所述電路單元布局中的柵極間距的0.5至0.75倍和柵極長度的0.85至1.05倍的和。

在一些實施例中，該布局修正方法還包括：確定所述第一具體布局部分與所述第二具體布局部分之間的垂直距離是否在第一距離范圍內(nèi)；以及確定所述第一具體布局部分與所述第二具體布局部分之間的水平距離是否在第二距離范圍內(nèi)；其中，所述第一距離范圍與所述第二距離范圍不同。

在一些實施例中，所述第一距離范圍為所述電路單元布局中的通孔寬度的4.5至5.5倍，并且所述第二距離范圍為所述通孔寬度的6.5至7.5倍。

在一些實施例中，確定所述第一具體布局部分和所述第二具體布局部分是否耦合至所述第一信號等級還包括：確定用于制造所述多個具體布局部分中的兩個具體布局部分的掩模上的兩個圖案之間的最小距離是否在距離范圍內(nèi)；其中，所述距離范圍為所述電路單元布局中的柵極間距的1.8至2倍和柵極長度的0.45至0.6倍的和。

在一些實施例中，提供了一種電路單元布局。電路單元布局包括多個具體布局部分和合并的布局部分。合并的布局部分設(shè)置在電路單元布局的單元邊界上，以用于電耦合多個具體布局部分中的第一具體布局部分和第二具體布局部分。第一具體布局部分和第二具體布局部分耦合至相同的信號等級。

在一些實施例中，所述合并的布局部分還電耦合所述多個具體布局部分中的第三具體布局部分和第四具體布局部分，并且所述第三具體布局部分和所述第四具體布局部分耦合至所述相同的信號等級。

在一些實施例中，所述合并的布局部分為所述電路單元布局的單元邊界中的軌。

在一些實施例中，所述第一具體布局部分與所述單元邊界之間的第一距離和所述第二具體布局部分與所述單元邊界之間的第二距離在所述電路單元布局中的通孔寬度的0至4倍的距離范圍內(nèi)。

在一些實施例中，該電路單元布局還包括：電源線；其中，所述電源線的線寬在寬度范圍內(nèi)，所述電源線耦合至供電電壓，并且所述寬度范圍為所述電路單元布局中的通孔寬度的3至11倍。

在一些實施例中，所述多個具體布局部分中的兩個具體布局部分之間的最小距離在為所述電路單元布局中的柵極間距的0.5至0.75倍和柵極長度的0.85至1.05倍的和的距離范圍內(nèi)。

在一些實施例中，所述第一具體布局部分與所述第二具體布局部分之間的垂直距離在第一距離范圍內(nèi)，以生成第一確定的結(jié)果，所述第一具體布局部分與所述第二具體布局部分之間的水平距離在第二距離范圍內(nèi)，所述第一距離范圍為所述電路單元布局中的通孔寬度的4.5至5.5倍，并且所述第二距離范圍為所述通孔寬度的6.5至7.5倍。

在一些實施例中，提供了一種儲存程序指令的永久計算機可讀儲存介質(zhì)，當(dāng)由計算機執(zhí)行該程序指令時，使計算機執(zhí)行布局修正方法。布局修正方法包括：通過至少一個處理器分析電路單元布局的多個具體布局部分的分配，以從多個具體布局部分確定第一具體布局部分和第二具體布局部分；通過至少一個處理器確定第一具體布局部分和第二具體布局部分是否耦合至第一信號等級；以及當(dāng)?shù)谝痪唧w布局部分和第二具體布局部分耦合至第一信號等級時，通過至少一個處理器將第一具體布局部分和第二具體布局部分合并為第一合并的布局部分。

在一些實施例中，該布局修正方法還包括：通過所述至少一個處理器分析所述電路單元布局的所述多個具體布局部分的分配，以從所述多個具體布局部分確定第三具體布局部分和第四具體布局部分；通過所述至少一個處理器確定所述第三具體布局部分和所述第四具體布局部分是否耦合至第二信號等級；當(dāng)所述第三具體布局部分和所述第四具體布局部分耦合至所述第二信號等級時，通過所述至少一個處理器將所述第三具體布局部分和所述第四具體布局部分合并為第二合并的布局部分；通過所述至少一個處理器確定所述第一合并的布局部分和所述第二合并的布局部分是否耦合至第三信號等級；以及當(dāng)所述第一合并的布局部分和所述第二合并的布局部分耦合至所述第三信號等級時，通過所述至少一個處理器將所述第一合并的布局部分和所述第二合并的布局部分合并為軌。

以上論述了若干實施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個實施例。本領(lǐng)域技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他的處理和結(jié)構(gòu)以用于達(dá)到與本發(fā)明所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。