本發(fā)明涉及便攜式系統(tǒng)領(lǐng)域，具體而言，涉及一種低功耗電路及其控制方法。

背景技術(shù)：

集成電路發(fā)展中的著名定律“摩爾定律”講述集成度規(guī)模每三年翻兩番，由此帶來(lái)性能的提高，也導(dǎo)致總功耗越來(lái)越高，而以電池供電的便攜式系統(tǒng)已將減少功耗變成電路設(shè)計(jì)的關(guān)鍵。因此產(chǎn)生了一種快速降低系統(tǒng)功耗的需求。

芯片內(nèi)部功耗分為靜態(tài)和動(dòng)態(tài)兩部分。靜態(tài)部分主要是指晶體管的漏電流，主要由制造工藝決定，工藝尺寸越小，靜態(tài)電流越大。動(dòng)態(tài)部分主要分晶體管不斷充放電和短路功耗兩部分。

針對(duì)現(xiàn)有技術(shù)中便攜式系統(tǒng)中芯片內(nèi)部的動(dòng)態(tài)功耗大的問(wèn)題，目前尚未提出有效的解決方案。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種低功耗電路及其控制方法，以至少解決現(xiàn)有技術(shù)中便攜式系統(tǒng)中芯片內(nèi)部的動(dòng)態(tài)功耗大的技術(shù)問(wèn)題。

根據(jù)本發(fā)明實(shí)施例的一個(gè)方面，提供了一種低功耗電路，包括：第一寄存器，第一寄存器的輸入端輸入低功耗模式信號(hào)，用于當(dāng)?shù)凸哪Ｊ叫盘?hào)為高電平信號(hào)時(shí)，第一寄存器的反向輸出端輸出低電平信號(hào)；時(shí)鐘門(mén)控器，時(shí)鐘門(mén)控器的控制端與第一寄存器的反向輸出端連接，時(shí)鐘門(mén)控器的輸入端輸入時(shí)鐘信號(hào)，時(shí)鐘門(mén)控器的輸出端分別與負(fù)載和第一寄存器的時(shí)鐘控制端連接，用于輸出低電平信號(hào)至負(fù)載，以使負(fù)載處于靜止?fàn)顟B(tài)。

進(jìn)一步地，低功耗電路還包括：?jiǎn)拘芽刂齐娐罚瑔拘芽刂齐娐返亩鄠€(gè)輸入端分別輸入多個(gè)喚醒信號(hào)，用于當(dāng)任意一個(gè)喚醒信號(hào)為高電平信號(hào)或者高脈沖信號(hào)時(shí)，輸出低電平信號(hào)；復(fù)位電路，復(fù)位電路的第一輸入端與喚醒控制電路的輸出端連接，復(fù)位電路的第二輸入端輸入時(shí)鐘信號(hào)，用于將任意一個(gè)喚醒信號(hào)轉(zhuǎn)換為預(yù)設(shè)寬度的低電平信號(hào)；同步電路，同步電路的第一輸入端與復(fù)位電路的輸出端連接，同步電路的第二輸入端輸入時(shí)鐘信號(hào)，用于將預(yù)設(shè)寬度的低電平信號(hào)同步為與時(shí)鐘信號(hào)同步的低電平信號(hào)；第一寄存器，第一寄存器的狀態(tài)控制端與同步電路的輸出端連接，還用于第一寄存器的反向輸出端輸出高電平信號(hào)；時(shí)鐘門(mén)控器還用于輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

進(jìn)一步地，同步電路包括：第二寄存器，第二寄存器的輸入端與同步電路的第一輸入端連接，第二寄存器的時(shí)鐘控制端與同步電路的第二輸入端連接；第三寄存器，第三寄存器的輸入端與第二寄存器的正向輸出端連接，第三寄存器的時(shí)鐘控制端與同步電路的第二輸入端連接，第三寄存器的正向輸出端與同步電路的輸出端連接。

進(jìn)一步地，在第二寄存器為下降沿觸發(fā)的寄存器，第三寄存器為上升沿觸發(fā)的寄存器的情況下，復(fù)位電路包括：第四寄存器，第四寄存器的輸入端與直流電源連接，第四寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第四寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接；第五寄存器，第五寄存器的輸入端與第四寄存器的正向輸出端連接，第五寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第五寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接，第五寄存器的正向輸出端與復(fù)位電路的輸出端連接。

進(jìn)一步地，在第二寄存器和第三寄存器均為上升沿觸發(fā)的寄存器的情況下，復(fù)位電路包括：第四寄存器，第四寄存器的輸入端與直流電源連接，第四寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第四寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接；第五寄存器，第五寄存器的輸入端與第四寄存器的正向輸出端連接，第五寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第五寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接；第六寄存器，第六寄存器的輸入端與第五寄存器的正向輸出端連接，第六寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第六寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接，第六寄存器的正向輸出端與復(fù)位電路的輸出端連接。

進(jìn)一步地，在第二寄存器為下降沿觸發(fā)的寄存器，第三寄存器為上升沿觸發(fā)的寄存器的情況下，預(yù)設(shè)寬度大于等于時(shí)鐘信號(hào)的周期；在第二寄存器和第三寄存器均為上升沿觸發(fā)的寄存器的情況下，預(yù)設(shè)寬度大于等于時(shí)鐘信號(hào)的周期的兩倍。

進(jìn)一步地，喚醒控制電路包括：多輸入或門(mén)，多輸入或門(mén)的多個(gè)輸入端與喚醒控制電路的多個(gè)輸入端連接，用于當(dāng)任意一個(gè)喚醒信號(hào)為高電平信號(hào)或者高脈沖信號(hào)時(shí)，輸出高電平信號(hào)；反相器，反相器的輸入端與多輸入或門(mén)的輸出端連接，反相器的輸出端與喚醒控制電路的輸入端連接，用于將高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)。

進(jìn)一步地，低功耗電路還包括：與門(mén)，與門(mén)的第一輸入端與同步電路的輸出端連接，與門(mén)的第二輸入端輸入復(fù)位信號(hào)，用于當(dāng)復(fù)位信號(hào)為低電平信號(hào)時(shí)，輸出低電平信號(hào)；第一寄存器，第一寄存器的狀態(tài)控制端與與門(mén)的輸出端連接，還用于第一寄存器的反向輸出端輸出高電平信號(hào)；時(shí)鐘門(mén)控器還用于輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

根據(jù)本發(fā)明實(shí)施例的另一方面，還提供了一種低功耗電路的控制方法，包括：接收低功耗模式信號(hào)；當(dāng)?shù)凸哪Ｊ叫盘?hào)為高電平信號(hào)時(shí)，控制第一寄存器輸出低電平信號(hào)至?xí)r鐘門(mén)控器；控制時(shí)鐘門(mén)控器輸出低電平信號(hào)至負(fù)載，以使負(fù)載處于靜止?fàn)顟B(tài)。

進(jìn)一步地，在輸出低電平信號(hào)至負(fù)載之后，上述方法還包括：接收多個(gè)喚醒信號(hào)，其中，喚醒信號(hào)至少包括：外部端口喚醒信號(hào)和內(nèi)部事件喚醒信號(hào)；當(dāng)任意一個(gè)喚醒信號(hào)為高電平信號(hào)或者高脈沖信號(hào)時(shí)，控制復(fù)位電路將高電平信號(hào)或者高脈沖信號(hào)轉(zhuǎn)換為預(yù)設(shè)寬度的低電平信號(hào)，并將預(yù)設(shè)寬度的低電平信號(hào)輸出至同步電路；控制同步電路將預(yù)設(shè)寬度的低電平信號(hào)同步為與時(shí)鐘信號(hào)同步的低電平信號(hào)，并將與時(shí)鐘信號(hào)同步的低電平信號(hào)輸出至第一寄存器；控制第一寄存器輸出高電平信號(hào)至?xí)r鐘門(mén)控器；控制時(shí)鐘門(mén)控器輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

進(jìn)一步地，預(yù)設(shè)寬度大于等于時(shí)鐘信號(hào)的周期或者大于等于時(shí)鐘信號(hào)的周期的兩倍。

進(jìn)一步地，在接收低功耗模式信號(hào)之前，上述方法還包括：接收復(fù)位信號(hào)，其中，復(fù)位信號(hào)用于對(duì)低功耗電路進(jìn)行復(fù)位；當(dāng)復(fù)位信號(hào)為低電平信號(hào)時(shí)，控制第一寄存器輸出高電平信號(hào)至?xí)r鐘門(mén)控器；控制時(shí)鐘門(mén)控器輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

在本發(fā)明實(shí)施例中，低功耗電路包括：第一寄存器和時(shí)鐘門(mén)控器，其中，第一寄存器的輸入端輸入低功耗模式信號(hào)，時(shí)鐘門(mén)控器的控制端與第一寄存器的反向輸出端連接，時(shí)鐘門(mén)控器的輸入端輸入時(shí)鐘信號(hào)，時(shí)鐘門(mén)控器的輸出端分別與負(fù)載和第一寄存器的時(shí)鐘控制端連接，當(dāng)?shù)凸哪Ｊ叫盘?hào)為高電平信號(hào)時(shí)，第一寄存器的反向輸出端輸出低電平信號(hào)，時(shí)鐘門(mén)控器輸出低電平信號(hào)至負(fù)載，以使負(fù)載處于靜止?fàn)顟B(tài)，從而顯著降低動(dòng)態(tài)耗能，解決了現(xiàn)有技術(shù)中便攜式系統(tǒng)中芯片內(nèi)部的動(dòng)態(tài)功耗大的技術(shù)問(wèn)題。因此，通過(guò)本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到快速進(jìn)入低功耗狀態(tài)，降低時(shí)鐘樹(shù)和邏輯門(mén)動(dòng)態(tài)功耗，低功耗控制寄存器時(shí)鐘關(guān)閉，邏輯結(jié)構(gòu)簡(jiǎn)單、占用資源少的技術(shù)效果。

附圖說(shuō)明

此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1是根據(jù)本發(fā)明實(shí)施例的一種低功耗電路的示意圖；

圖2是根據(jù)本發(fā)明實(shí)施例的一種可選的低功耗電路的示意圖；以及

圖3是根據(jù)本發(fā)明實(shí)施例的一種低功耗電路的控制方法的流程圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范圍。

需要說(shuō)明的是，本發(fā)明的說(shuō)明書(shū)和權(quán)利要求書(shū)及上述附圖中的術(shù)語(yǔ)“第一”、“第二”等是用于區(qū)別類(lèi)似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實(shí)施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語(yǔ)“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過(guò)程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒(méi)有清楚地列出的或?qū)τ谶@些過(guò)程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。

實(shí)施例1

根據(jù)本發(fā)明實(shí)施例，提供了一種低功耗電路的實(shí)施例，圖1是根據(jù)本發(fā)明實(shí)施例的一種低功耗電路的示意圖，如圖1所示，該低功耗電路包括：

第一寄存器11，第一寄存器的輸入端輸入低功耗模式信號(hào)，用于當(dāng)?shù)凸哪Ｊ叫盘?hào)為高電平信號(hào)時(shí)，第一寄存器的反向輸出端輸出低電平信號(hào)。

具體的，上述的第一寄存器可以是D觸發(fā)器D5，D5包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端、復(fù)位CLR端、置位SET端、輸出Q端和輸出端(即上述的反向輸出端)，其中，Q端和端為互補(bǔ)信號(hào)，D5的SET端懸空，即相當(dāng)于SET端輸入高電平，當(dāng)CLR端輸入高電平，即CLR＝1時(shí)，D5置位，即Q＝D，當(dāng)CLR端輸入低電平，即CLR＝0時(shí)，D5置零，即Q＝0，且D5可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)；上述的低功耗模式信號(hào)可以是便攜式系統(tǒng)需要進(jìn)入低功耗狀態(tài)輸出的Low Power Enable，Low Power Enable為高電平有效，即當(dāng)便攜式系統(tǒng)需要進(jìn)入低功率模式時(shí)，可以將Low Power Enable置為高電平，當(dāng)便攜式系統(tǒng)不需要進(jìn)入低功率模式時(shí)，可以將Low Power Enable置為低電平。

時(shí)鐘門(mén)控器13，時(shí)鐘門(mén)控器的控制端與第一寄存器的反向輸出端連接，時(shí)鐘門(mén)控器的輸入端輸入時(shí)鐘信號(hào)，時(shí)鐘門(mén)控器的輸出端分別與負(fù)載和第一寄存器的時(shí)鐘控制端連接，用于輸出低電平信號(hào)至負(fù)載，以使負(fù)載處于靜止?fàn)顟B(tài)。

具體的，上述的時(shí)鐘門(mén)控器可以是將輸入的時(shí)鐘信號(hào)進(jìn)行控制的門(mén)控單元(gating cell)CKG0，CKG0包括：復(fù)位E端(即上述的控制端)、置位SE端、輸入CK端(即上述的輸入端)和輸出GCK端(即上述的輸出端)，當(dāng)E端輸入高電平，即E＝1時(shí)，GCK＝CK，當(dāng)E端輸入低電平，即E＝0時(shí)，GCK＝0；上述的時(shí)鐘信號(hào)可以是便攜式系統(tǒng)的時(shí)鐘信號(hào)CLK；上述的負(fù)載可以是后端的時(shí)鐘樹(shù)和邏輯門(mén)。

在一種可選的方案中，D5的D端輸入Low Power Enable，D5的端與CKG0的E端連接，D5的CLR端與CKG0的GCK端連接，CKG0的CK端輸入CLK，CKG0的GCK端輸出CLK_O至?xí)r鐘樹(shù)和邏輯門(mén)。當(dāng)便攜式系統(tǒng)需要進(jìn)行低功耗模式時(shí)，可以將Low Power Enable置高，通過(guò)Low Power Enable將D5置位，即D5的Q＝1，也即，D5的端輸出低電平信號(hào)至CKG0的E端，此時(shí)，E＝0，CKG0被控制，CKG0的GCK端輸出CLK_O＝0，即CKG0輸出低電平信號(hào)，掛在CLK_O的后面的時(shí)鐘樹(shù)和邏輯門(mén)都處于靜止?fàn)顟B(tài)，即便攜式系統(tǒng)進(jìn)入低功耗狀態(tài)，從而能顯著降低動(dòng)態(tài)功耗。同時(shí)，CKG0輸出低電平信號(hào)至D5的CP端(即上述的時(shí)鐘控制端)，從而關(guān)閉D5的時(shí)鐘。

通過(guò)本發(fā)明上述實(shí)施例，低功耗電路包括：第一寄存器和時(shí)鐘門(mén)控器，其中，第一寄存器的輸入端輸入低功耗模式信號(hào)，時(shí)鐘門(mén)控器的控制端與第一寄存器的反向輸出端連接，時(shí)鐘門(mén)控器的輸入端輸入時(shí)鐘信號(hào)，時(shí)鐘門(mén)控器的輸出端分別與負(fù)載和第一寄存器的時(shí)鐘控制端連接，當(dāng)?shù)凸哪Ｊ叫盘?hào)為高電平信號(hào)時(shí)，第一寄存器的反向輸出端輸出低電平信號(hào)，時(shí)鐘門(mén)控器輸出低電平信號(hào)至負(fù)載，以使負(fù)載處于靜止?fàn)顟B(tài)，從而顯著降低動(dòng)態(tài)耗能，解決了現(xiàn)有技術(shù)中便攜式系統(tǒng)中芯片內(nèi)部的動(dòng)態(tài)功耗大的技術(shù)問(wèn)題。因此，通過(guò)本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到快速進(jìn)入低功耗狀態(tài)，降低時(shí)鐘樹(shù)和邏輯門(mén)動(dòng)態(tài)功耗，低功耗控制寄存器時(shí)鐘關(guān)閉，邏輯結(jié)構(gòu)簡(jiǎn)單、占用資源少的技術(shù)效果。

可選地，在本發(fā)明上述實(shí)施例中，低功耗電路還包括：

喚醒控制電路，喚醒控制電路的多個(gè)輸入端分別輸入多個(gè)喚醒信號(hào)，用于當(dāng)任意一個(gè)喚醒信號(hào)為高電平信號(hào)或者高脈沖信號(hào)時(shí)，輸出低電平信號(hào)。

具體的，上述的喚醒信號(hào)可以是喚醒源發(fā)出的信號(hào)WKUP0-WKUPn，WKUP0-WKUPn為高電平有效，即當(dāng)便攜式系統(tǒng)需要喚醒低功耗電路，即退出低功率模式時(shí)，可以將WKUP0-WKUPn中任意一個(gè)置為高電平，當(dāng)便攜式系統(tǒng)正常使用，即不需要退出低功率模式時(shí)，可以將WKUP0-WKUPn均置為低電平，喚醒源可以是包括外部端口喚醒、內(nèi)部部件時(shí)間喚醒等，喚醒源可以根據(jù)便攜式系統(tǒng)的設(shè)計(jì)需要進(jìn)行制定，本發(fā)明對(duì)此不做具體限定。

復(fù)位電路，復(fù)位電路的第一輸入端與喚醒控制電路的輸出端連接，復(fù)位電路的第二輸入端輸入時(shí)鐘信號(hào)，用于將任意一個(gè)喚醒信號(hào)轉(zhuǎn)換為預(yù)設(shè)寬度的低電平信號(hào)。

具體的，上述的復(fù)位電路可以是業(yè)界通用的復(fù)位信號(hào)異步發(fā)生，同步撤離電路(RESET)；上述的預(yù)設(shè)寬度可以根據(jù)復(fù)位電路的具體結(jié)構(gòu)進(jìn)行設(shè)定，例如，當(dāng)復(fù)位電路由兩個(gè)D觸發(fā)器構(gòu)成時(shí)，可以為至少1個(gè)時(shí)鐘信號(hào)CLK周期，當(dāng)復(fù)位電路由三個(gè)D觸發(fā)器構(gòu)成時(shí)，可以為至少2個(gè)時(shí)鐘信號(hào)CLK周期。

同步電路，同步電路的第一輸入端與復(fù)位電路的輸出端連接，同步電路的第二輸入端輸入時(shí)鐘信號(hào)，用于將預(yù)設(shè)寬度的低電平信號(hào)同步為與時(shí)鐘信號(hào)同步的低電平信號(hào)。

第一寄存器，第一寄存器的狀態(tài)控制端與同步電路的輸出端連接，還用于第一寄存器的反向輸出端輸出高電平信號(hào)。

時(shí)鐘門(mén)控器還用于輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

在一種可選的方案中，喚醒控制電路的多個(gè)輸入端分別輸入WKUP0-WKUPn，輸出端與RESET電路的第一輸入端連接，RESET電路的第二輸入端輸入CLK，RESET電路的輸出端與同步電路的第一輸入端連接，同步電路的第二輸入端輸入CLK，同步電路的輸出端與D5的CLR端連接。當(dāng)便攜式系統(tǒng)需要喚醒低功耗電路時(shí)，可以在任意一路上輸入一個(gè)高的脈沖或者電平，RESET電路會(huì)將喚醒脈沖或者電平轉(zhuǎn)換成一個(gè)預(yù)設(shè)寬度的低電平信號(hào)，從而低功耗電路可以支持脈沖喚醒，RESET電路產(chǎn)生的預(yù)設(shè)寬度的低電平信號(hào)可以被同步電路同步，同步電路輸出喚醒信號(hào)產(chǎn)生的同步于CLK的低電平信號(hào)，此時(shí)D5的CLR＝0，D5被復(fù)位，即D5的Q＝0，也即，D5的端輸出高電平信號(hào)至CKG0的E端，此時(shí)，E＝1，CKG0被觸發(fā)，CKG0的GCK端輸出CLK_O＝CLK，即CKG0輸出時(shí)鐘信號(hào)CLK，掛在CLK_O的后面的時(shí)鐘樹(shù)和邏輯門(mén)均可以正常工作，完成異步喚醒，便攜式系統(tǒng)恢復(fù)正常狀態(tài)，可以繼續(xù)運(yùn)行。同時(shí)，CKG0輸出高電平信號(hào)至D5的CP端，從而D5時(shí)鐘與系統(tǒng)的時(shí)鐘信號(hào)同步。

此處需要說(shuō)明的是，雖然D5的置位是通過(guò)異步CLR端完成的，但是由于D5的CP端也是由CKG0同步輸出，也屬于同步喚醒。

通過(guò)上述方案，本發(fā)明實(shí)施例提供的方案可以支持多種喚醒源，喚醒源支持脈沖和電平兩種模式，喚醒源支持異步發(fā)生，且喚醒后便攜式系統(tǒng)可以馬上恢復(fù)全速狀態(tài)。

可選地，在本發(fā)明上述實(shí)施例中，同步電路包括：

第二寄存器，第二寄存器的輸入端與同步電路的第一輸入端連接，第二寄存器的時(shí)鐘控制端與同步電路的第二輸入端連接。

具體的，上述的第二寄存器可以是D觸發(fā)器D3，D3包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端(即上述的時(shí)鐘控制端)、復(fù)位CLR端、置位SET端、輸出Q端和輸出端，其中，Q端和端為互補(bǔ)信號(hào)，D3的CLR端和SET端懸空，即相當(dāng)于CLR端和SET端均輸入高電平，D3的Q＝D，且D3可以為上升沿觸發(fā)的寄存器，也可以為下降沿觸發(fā)的寄存器，即D3可以在CP端輸入上升沿時(shí)觸發(fā)，也可以在CP端輸入下降沿時(shí)觸發(fā)。

第三寄存器，第三寄存器的輸入端與第二寄存器的正向輸出端連接，第三寄存器的時(shí)鐘控制端與同步電路的第二輸入端連接，第三寄存器的正向輸出端與同步電路的輸出端連接。

具體的，上述的第三寄存器可以是D觸發(fā)器D4，D4包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端(即上述的時(shí)鐘控制端)、復(fù)位CLR端、置位SET端、輸出Q端(即上述的正向輸出端)和輸出端，其中，Q端和端為互補(bǔ)信號(hào)，D4的CLR端和SET端懸空，即相當(dāng)于CLR端和SET端均輸入高電平，D4的Q＝D，且D4可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)。

在一種可選的方案中，D3的D端與RESET電路的輸出端連接，D3的CP端輸入CLK，D3的Q端與D4的D端連接，D4的CP端輸入CLK，D4的Q端與D5的CLR端連接。D3為下降沿觸發(fā)的寄存器，RESET電路產(chǎn)生的預(yù)設(shè)寬度的低電平信號(hào)接連被D3，D4兩級(jí)觸發(fā)同步，D3可以有兩倍的頻率區(qū)采樣輸入端輸入的信號(hào)，滿(mǎn)足曼切斯特采樣頻率要求，D4可以濾除D3采集到的亞穩(wěn)態(tài)信號(hào)，D4輸出喚醒信號(hào)產(chǎn)生的同步于CLK的低電平信號(hào)，即D4的Q＝0，從而D5被復(fù)位，完成低功耗電路的異步喚醒。

此處需要說(shuō)明的是，D3采用下降沿觸發(fā)可以適用于CLK頻率在百兆以下的電路，同步頻率越快，計(jì)算亞穩(wěn)態(tài)平均無(wú)故障時(shí)間(Mean Time Between Failure，簡(jiǎn)寫(xiě)為MTBF)越短發(fā)生；隨著同步CLK頻率的提高，同步電路可以采用兩級(jí)或者三級(jí)正向沿觸發(fā)的寄存器同步。

可選地，在本發(fā)明上述實(shí)施例中，在第二寄存器為下降沿觸發(fā)的寄存器，第三寄存器為上升沿觸發(fā)的寄存器的情況下，預(yù)設(shè)寬度大于等于時(shí)鐘信號(hào)的周期；在第二寄存器和第三寄存器均為上升沿觸發(fā)的寄存器的情況下，預(yù)設(shè)寬度大于等于時(shí)鐘信號(hào)的周期的兩倍。

在一種可選的方案中，當(dāng)D3為下降沿觸發(fā)的寄存器，D4為上升沿觸發(fā)的寄存器時(shí)，RESET電路可以將喚醒脈沖或者電平轉(zhuǎn)換成一個(gè)寬度至少1個(gè)CLK周期的低電平信號(hào)；當(dāng)D3和D4均為上升沿觸發(fā)的寄存器時(shí)，RESET需要增寬輸出電平信號(hào)的寬度，可以將喚醒脈沖或者電平轉(zhuǎn)換成一個(gè)寬度至少2個(gè)CLK周期的低電平信號(hào)。

可選地，在本發(fā)明上述實(shí)施例中，在第二寄存器為下降沿觸發(fā)的寄存器，第三寄存器為上升沿觸發(fā)的寄存器的情況下，復(fù)位電路包括：

第四寄存器，第四寄存器的輸入端與直流電源連接，第四寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第四寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接。

具體的，上述的第四寄存器可以是D觸發(fā)器D1，D1包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端(即上述的時(shí)鐘控制端)、復(fù)位CLR端(即上述的狀態(tài)控制端)、置位SET端、輸出Q端和輸出端，其中，Q端和端為互補(bǔ)信號(hào)，D端連接VCC(即上述的直流電源)，D1的SET端懸空，即相當(dāng)于SET端輸入高電平，當(dāng)CLR端輸入高電平，即CLR＝1時(shí)，D1置位，即Q＝1，當(dāng)CLR端輸入低電平，即CLR＝0時(shí)，D1置零，即Q＝0，且D1可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)。

第五寄存器，第五寄存器的輸入端與第四寄存器的正向輸出端連接，第五寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第五寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接，第五寄存器的正向輸出端與復(fù)位電路的輸出端連接。

具體的，上述的第五寄存器可以是D觸發(fā)器D2，D2包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端(即上述的時(shí)鐘控制端)、復(fù)位CLR端(即上述的狀態(tài)控制端)、置位SET端、輸出Q端(即上述的正向輸出端)和輸出端，其中，Q端和端為互補(bǔ)信號(hào)，D2的SET端懸空，即相當(dāng)于SET端輸入高電平，當(dāng)CLR端輸入高電平，即CLR＝1時(shí)，D2置位，即Q＝D，當(dāng)CLR端輸入低電平，即CLR＝0時(shí)，D2置零，即Q＝0，且D2可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)。

在一種可選的方案中，當(dāng)D3為下降沿觸發(fā)，D4為上升沿觸發(fā)時(shí)，RESET電路可以由D1和D2兩個(gè)觸發(fā)器組成，D1的D端連接VCC，D1的CP端輸入CLK，D1的CLR端與喚醒控制電路的輸出端連接，D1的Q端與D2的D端連接，D2的CP端輸入CLK，D2的CLR端與喚醒控制電路的輸出端連接，D2的Q端與D3的D端連接。經(jīng)由D1和D2的CLR端的異步發(fā)生源使D2的Q同時(shí)有效，但延遲兩個(gè)時(shí)鐘周期后同步撤離。

可選地，在本發(fā)明上述實(shí)施例中，在第二寄存器和第三寄存器均為上升沿觸發(fā)的寄存器的情況下，復(fù)位電路包括：

第四寄存器，第四寄存器的輸入端與直流電源連接，第四寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第四寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接。

具體的，上述的第四寄存器可以是D觸發(fā)器D1，D1包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端(即上述的時(shí)鐘控制端)、復(fù)位CLR端(即上述的狀態(tài)控制端)、置位SET端、輸出Q端和輸出端，其中，Q端和端為互補(bǔ)信號(hào)，D端連接VCC(即上述的直流電源)，D1的SET端懸空，即相當(dāng)于SET端輸入高電平，當(dāng)CLR端輸入高電平，即CLR＝1時(shí)，D1置位，即Q＝1，當(dāng)CLR端輸入低電平，即CLR＝0時(shí)，D1置零，即Q＝0，且D1可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)。

第五寄存器，第五寄存器的輸入端與第四寄存器的正向輸出端連接，第五寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第五寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接。

具體的，上述的第五寄存器可以是D觸發(fā)器D2，D2包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端(即上述的時(shí)鐘控制端)、復(fù)位CLR端(即上述的狀態(tài)控制端)、置位SET端、輸出Q端和輸出端，其中，Q端和端為互補(bǔ)信號(hào)，D2的SET端懸空，即相當(dāng)于SET端輸入高電平，當(dāng)CLR端輸入高電平，即CLR＝1時(shí)，D2置位，即Q＝D，當(dāng)CLR端輸入低電平，即CLR＝0時(shí)，D2置零，即Q＝0，且D2可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)。

第六寄存器，第六寄存器的輸入端與第五寄存器的正向輸出端連接，第六寄存器的狀態(tài)控制端與復(fù)位電路的第一輸入端，第六寄存器的時(shí)鐘控制端與復(fù)位電路的第二輸入端連接，第六寄存器的正向輸出端與復(fù)位電路的輸出端連接。

具體的，上述的第六寄存器可以是D觸發(fā)器D6，D6包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端(即上述的時(shí)鐘控制端)、復(fù)位CLR端(即上述的狀態(tài)控制端)、置位SET端、輸出Q端(即上述的正向輸出端)和輸出端，其中，Q端和端為互補(bǔ)信號(hào)，D6的CLR端和SET端懸空，即相當(dāng)于CLR端和SET端均輸入高電平，D6的Q＝D，且D6可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)。

在一種可選的方案中，當(dāng)D3和D4均為上升沿觸發(fā)時(shí)，RESET電路需要增加一級(jí)觸發(fā)器，即可以由D1、D2和D6三個(gè)觸發(fā)器組成，D1的D端連接VCC，D1的CP端輸入CLK，D1的CLR端與喚醒控制電路的輸出端連接，D1的Q端與D2的D端連接，D2的CP端輸入CLK，D2的CLR端與喚醒控制電路的輸出端連接，D2的Q端與D6的D端連接，D6的CP端輸入CLK，D6的CLR端與喚醒控制電路的輸出端連接，D6的Q端與D3的D端連接。經(jīng)由D1、D2和D6的CLR端的異步發(fā)生源使D6的Q同時(shí)有效，但延遲三個(gè)時(shí)鐘周期后同步撤離。

可選地，在本發(fā)明上述實(shí)施例中，喚醒控制電路包括：

多輸入或門(mén)，多輸入或門(mén)的多個(gè)輸入端與喚醒控制電路的多個(gè)輸入端連接，用于當(dāng)任意一個(gè)喚醒信號(hào)為高電平信號(hào)或者高脈沖信號(hào)時(shí)，輸出高電平信號(hào)。

具體的，上述的多輸入或門(mén)可以是n個(gè)輸入端的或門(mén)O1，O1的選擇可以根據(jù)喚醒源設(shè)定，O1的輸入端的數(shù)量可以比喚醒源的數(shù)量多，未連接喚醒源的輸入端可以接地，從而不影響O1的正常工作。

反相器，反相器的輸入端與多輸入或門(mén)的輸出端連接，反相器的輸出端與喚醒控制電路的輸入端連接，用于將高電平信號(hào)轉(zhuǎn)換為低電平信號(hào)。

具體的，上述的反相器可以是反相器I1。

在一種可選的方案中，O1的多個(gè)輸入分別輸入WKUP0-WKUPn，O1的輸出端與I1連接，I1的輸出端與D1和D2的CLR端連接，或者I1的輸出端與D1、D2和D6的CLR端連接。多個(gè)喚醒信號(hào)WKUP0-WKUPn通過(guò)O1或在一起，I1對(duì)O1輸出信號(hào)取反，當(dāng)WKUP0-WKUPn均為0時(shí)，O1輸出0，I1輸出1，RESET中的寄存器置位，RESET輸出高電平，從而D3的Q＝1，D4的Q＝1，則D5的CLR＝1，D5被觸發(fā)；當(dāng)WKUP0-WKUPn中任意一個(gè)為1時(shí)，O1輸出1，I1輸出0，RESET中的寄存器置位，RESET輸出高電平，從而D3的Q＝0，D4的Q＝0，則D5的CLR＝0，D5被置位。

可選地，在本發(fā)明上述實(shí)施例中，低功耗電路還包括：

與門(mén)，與門(mén)的第一輸入端與同步電路的輸出端連接，與門(mén)的第二輸入端輸入復(fù)位信號(hào)，用于當(dāng)復(fù)位信號(hào)為低電平信號(hào)時(shí)，輸出低電平信號(hào)。

具體的，上述的與門(mén)可以是兩個(gè)輸入端的與門(mén)A1；上述的復(fù)位信號(hào)可以是便攜式系統(tǒng)輸出的全局復(fù)位信號(hào)RSTJ，該信號(hào)為低電平有效，即即當(dāng)便攜式系統(tǒng)需要全局復(fù)位時(shí)，可以將RSTJ置為低電平，當(dāng)便攜式系統(tǒng)不需要全局復(fù)位時(shí)，可以將RSTJ置為高電平。

第一寄存器，第一寄存器的狀態(tài)控制端與與門(mén)的輸出端連接，還用于第一寄存器的反向輸出端輸出高電平信號(hào)。

時(shí)鐘門(mén)控器還用于輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

在一種可選的方案中，A1的一個(gè)輸入端輸入RSTJ，另一個(gè)輸入端與D4的Q端連接，A1的輸出端與D5的CLR端連接。A1可以達(dá)到便攜式系統(tǒng)復(fù)位與喚醒信號(hào)的與操作輸出，分別用于全局復(fù)位時(shí)復(fù)位D5和異步喚醒信號(hào)發(fā)生時(shí)喚醒D5。當(dāng)便攜式系統(tǒng)需要全局復(fù)位時(shí)，可以將RSTJ置低，由于喚醒信號(hào)WKUP0-WKUPn均為0，則D4的Q＝1，通過(guò)RSTJ將D5復(fù)位，此時(shí)D5的Q＝0，也即，D5的端輸出高電平信號(hào)至CKG0的E端，此時(shí)，E＝1，CKG0被觸發(fā)，CKG0的GCK端輸出CLK_O＝CLK，即CKG0輸出時(shí)鐘信號(hào)CLK，掛在CLK_O的后面的時(shí)鐘樹(shù)和邏輯門(mén)均可以正常工作，完成全局復(fù)位，便攜式系統(tǒng)可以正常工作。

下面集合圖2對(duì)本發(fā)明一種優(yōu)選的實(shí)施例進(jìn)行詳細(xì)說(shuō)明，如圖2所示，低功耗電路可以包括：五個(gè)D觸發(fā)器D1、D2、D3、D4和D5，時(shí)鐘門(mén)控CKG0，與門(mén)A1，多輸入或門(mén)O1和反相器I1。O1的輸入端輸入多路喚醒信號(hào)WKUP0-WKUPn，O1的輸出端與A1的輸入端連接，A1的輸出端分別與D1和D2的CLR端連接，D1的D端連接VCC，D1的Q端與D2的D端連接，D2的Q端與D3的D端連接，D3的Q端與D4的D端連接，D1、D2、D4的CP端輸入時(shí)鐘信號(hào)CLK，D3的CP端輸入CLK的取反值，D4的Q端接入A1的一個(gè)輸入端，A1的另一個(gè)輸入端輸入復(fù)位信號(hào)RSTJ，A1的輸出端與D5的CLR端連接，D5的D端輸入低功耗模式信號(hào)Low Power Enable，D5的端與CKG0的E端連接，D5的CP端與CKG0的GCK端連接，CKG0的CK端輸入CLK，CKG0的GCK端輸出CLK_O至后面的時(shí)鐘樹(shù)和其驅(qū)動(dòng)邏輯門(mén)。在便攜式系統(tǒng)的復(fù)位過(guò)程中，D1，D2，D3，D4均被置為1，這時(shí)D5寄存器靠RSTJ復(fù)位，系統(tǒng)復(fù)位后，D5寄存器處于復(fù)位狀態(tài)，(D5)為1，這時(shí)CKG0輸出為輸入時(shí)鐘，接在CKG0輸出后面的時(shí)鐘樹(shù)和其驅(qū)動(dòng)邏輯門(mén)正常工作，正常情況下喚醒源WKUPn處于0狀態(tài)，不喚醒系統(tǒng)。系統(tǒng)要進(jìn)入低功耗模式，通過(guò)Low Power Enable將D5寄存器置位，一般為CPU寫(xiě)入1置位，即Q＝1，此時(shí)CLK_O＝0，掛在CLK_O后面的時(shí)鐘樹(shù)和邏輯門(mén)都處于靜止?fàn)顟B(tài)，此時(shí)能顯著降低動(dòng)態(tài)功耗。喚醒電路時(shí)，在WKUPn任意一路上輸入一個(gè)高的脈沖或電平，RESET電路會(huì)將喚醒脈沖或電平轉(zhuǎn)換成一個(gè)寬度至少1個(gè)CLK周期的低電平信號(hào)，RESET電路產(chǎn)生的至少一個(gè)CLK周期的低電平信號(hào)接連被D3，D4兩級(jí)觸發(fā)器同步，D4輸出的Q已經(jīng)是喚醒信號(hào)產(chǎn)生的同步于CLK的低電平，此時(shí)用Q(D4)＝0去復(fù)位D5，將(D5)再次置為1，CKG0再次被觸發(fā)，這時(shí)CLK_O輸出等于CLK。完成異步喚醒，系統(tǒng)能繼續(xù)運(yùn)行。

通過(guò)上述方案，通過(guò)五個(gè)D觸發(fā)器，一個(gè)時(shí)鐘門(mén)控，一個(gè)與門(mén)，一個(gè)多輸入或門(mén)，一個(gè)反相器構(gòu)成的低功耗電路可以用于應(yīng)用于任何IC設(shè)計(jì)低功耗模式和喚醒，整個(gè)電路邏輯結(jié)構(gòu)簡(jiǎn)單，占用資源少，電路可靠性非常高，可以快速進(jìn)入低功耗狀態(tài)，降低時(shí)鐘樹(shù)和邏輯門(mén)動(dòng)態(tài)功耗，支持多種喚醒源，喚醒源根據(jù)系統(tǒng)設(shè)計(jì)需求制定，靈活性高，喚醒源支持異步發(fā)生，喚醒源支持脈沖和電平兩種模式，喚醒后系統(tǒng)馬上恢復(fù)全速狀態(tài)，低功耗控制寄存器時(shí)鐘也能被關(guān)掉，并且可以增加系統(tǒng)的適用場(chǎng)景。

實(shí)施例2

根據(jù)本發(fā)明實(shí)施例，提供了一種低功耗電路的控制方法的實(shí)施例，需要說(shuō)明的是，在附圖的流程圖示出的步驟可以在諸如一組計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)系統(tǒng)中執(zhí)行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。

上述的低功耗電路可以是實(shí)施例1中任意一項(xiàng)的低功耗電路。

圖3是根據(jù)本發(fā)明實(shí)施例的一種低功耗電路的控制方法的流程圖，如圖3所示，該方法包括如下步驟：

步驟S302，接收低功耗模式信號(hào)。

具體的，上述的低功耗模式信號(hào)可以是便攜式系統(tǒng)需要進(jìn)入低功耗狀態(tài)輸出的Low Power Enable，Low Power Enable為高電平有效，即當(dāng)便攜式系統(tǒng)需要進(jìn)入低功率模式時(shí)，可以將Low Power Enable置為高電平，當(dāng)便攜式系統(tǒng)不需要進(jìn)入低功率模式時(shí)，可以將Low Power Enable置為低電平。

步驟S304，當(dāng)?shù)凸哪Ｊ叫盘?hào)為高電平信號(hào)時(shí)，控制第一寄存器輸出低電平信號(hào)至?xí)r鐘門(mén)控器。

具體的，上述的第一寄存器可以是D觸發(fā)器D5，D5包括：輸入D端(即上述的輸入端)、時(shí)鐘CP端、復(fù)位CLR端、置位SET端、輸出Q端和輸出端(即上述的反向輸出端)，其中，Q端和端為互補(bǔ)信號(hào)，D5的SET端懸空，即相當(dāng)于SET端輸入高電平，當(dāng)CLR端輸入高電平，即CLR＝1時(shí)，D5置位，即Q＝D，當(dāng)CLR端輸入低電平，即CLR＝0時(shí)，D5置零，即Q＝0，且D5可以為上升沿觸發(fā)的寄存器，即在CP端輸入上升沿時(shí)觸發(fā)；上述的時(shí)鐘門(mén)控器可以是將輸入的時(shí)鐘信號(hào)進(jìn)行控制的門(mén)控單元(gating cell)CKG0，CKG0包括：復(fù)位E端(即上述的控制端)、置位SE端、輸入CK端(即上述的輸入端)和輸出GCK端(即上述的輸出端)，當(dāng)E端輸入高電平，即E＝1時(shí)，GCK＝CK，當(dāng)E端輸入低電平，即E＝0時(shí)，GCK＝0。

步驟S306，控制時(shí)鐘門(mén)控器輸出低電平信號(hào)至負(fù)載，以使負(fù)載處于靜止?fàn)顟B(tài)。

具體的，上述的負(fù)載可以是后端的時(shí)鐘樹(shù)和邏輯門(mén)。

在一種可選的方案中，當(dāng)便攜式系統(tǒng)需要進(jìn)行低功耗模式時(shí)，可以將Low Power Enable置高，通過(guò)Low Power Enable將D5置位，即D5的Q＝1，也即，D5的端輸出低電平信號(hào)至CKG0的E端，此時(shí)，E＝0，CKG0被控制，CKG0的GCK端輸出CLK_O＝0，即CKG0輸出低電平信號(hào)，掛在CLK_O的后面的時(shí)鐘樹(shù)和邏輯門(mén)都處于靜止?fàn)顟B(tài)，即便攜式系統(tǒng)進(jìn)入低功耗狀態(tài)，從而能顯著降低動(dòng)態(tài)功耗。同時(shí)，CKG0輸出低電平信號(hào)至D5的CP端(即上述的時(shí)鐘控制端)，從而關(guān)閉D5的時(shí)鐘。

通過(guò)本發(fā)明上述實(shí)施例，低功耗電路包括：第一寄存器和時(shí)鐘門(mén)控器，其中，接收低功耗模式信號(hào)，當(dāng)?shù)凸哪Ｊ叫盘?hào)為高電平信號(hào)時(shí)，控制第一寄存器輸出高電平信號(hào)至?xí)r鐘門(mén)控器，控制時(shí)鐘門(mén)控器輸出低電平信號(hào)至負(fù)載，以使負(fù)載處于靜止?fàn)顟B(tài)，從而顯著降低動(dòng)態(tài)耗能，解決了現(xiàn)有技術(shù)中便攜式系統(tǒng)中芯片內(nèi)部的動(dòng)態(tài)功耗大的技術(shù)問(wèn)題。因此，通過(guò)本發(fā)明上述實(shí)施例提供的方案，可以達(dá)到快速進(jìn)入低功耗狀態(tài)，降低時(shí)鐘樹(shù)和邏輯門(mén)動(dòng)態(tài)功耗，低功耗控制寄存器時(shí)鐘關(guān)閉，邏輯結(jié)構(gòu)簡(jiǎn)單、占用資源少的技術(shù)效果。

可選地，在本發(fā)明上述實(shí)施例中，在步驟S306，控制時(shí)鐘門(mén)控器輸出低電平信號(hào)至負(fù)載之后，上述方法還包括：

步驟S308，接收多個(gè)喚醒信號(hào)，其中，喚醒信號(hào)至少包括：外部端口喚醒信號(hào)和內(nèi)部事件喚醒信號(hào)。

具體的，上述的喚醒信號(hào)可以是喚醒源發(fā)出的信號(hào)WKUP0-WKUPn，WKUP0-WKUPn為高電平有效，即當(dāng)便攜式系統(tǒng)需要喚醒低功耗電路，即退出低功率模式時(shí)，可以將WKUP0-WKUPn中任意一個(gè)置為高電平，當(dāng)便攜式系統(tǒng)正常使用，即不需要退出低功率模式時(shí)，可以將WKUP0-WKUPn均置為低電平，喚醒源可以是包括外部端口喚醒、內(nèi)部部件時(shí)間喚醒等，喚醒源可以根據(jù)便攜式系統(tǒng)的設(shè)計(jì)需要進(jìn)行制定，本發(fā)明對(duì)此不做具體限定。

步驟S310，當(dāng)任意一個(gè)喚醒信號(hào)為高電平信號(hào)或者高脈沖信號(hào)時(shí)，控制復(fù)位電路將高電平信號(hào)或者高脈沖信號(hào)轉(zhuǎn)換為預(yù)設(shè)寬度的低電平信號(hào)，并將預(yù)設(shè)寬度的低電平信號(hào)輸出至同步電路。

可選地，在本發(fā)明上述實(shí)施例中，上述的預(yù)設(shè)寬度可以大于等于時(shí)鐘信號(hào)的周期或者大于等于時(shí)鐘信號(hào)的周期的兩倍。

具體的，上述的復(fù)位電路可以是業(yè)界通用的復(fù)位信號(hào)異步發(fā)生，同步撤離電路(RESET)；上述的預(yù)設(shè)寬度可以根據(jù)復(fù)位電路的具體結(jié)構(gòu)進(jìn)行設(shè)定，例如，當(dāng)復(fù)位電路由兩個(gè)D觸發(fā)器構(gòu)成時(shí)，可以為至少1個(gè)時(shí)鐘信號(hào)CLK周期，當(dāng)復(fù)位電路由三個(gè)D觸發(fā)器構(gòu)成時(shí)，可以為至少2個(gè)時(shí)鐘信號(hào)CLK周期；上述的時(shí)鐘信號(hào)可以是便攜式系統(tǒng)的時(shí)鐘信號(hào)CLK。

步驟S312，控制同步電路將預(yù)設(shè)寬度的低電平信號(hào)同步為與時(shí)鐘信號(hào)同步的低電平信號(hào)，并將與時(shí)鐘信號(hào)同步的低電平信號(hào)輸出至第一寄存器。

步驟S314，控制第一寄存器輸出高電平信號(hào)至?xí)r鐘門(mén)控器。

步驟S316，控制時(shí)鐘門(mén)控器輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

在一種可選的方案中，當(dāng)便攜式系統(tǒng)需要喚醒低功耗電路時(shí)，可以在任意一路上輸入一個(gè)高的脈沖或者電平，RESET電路會(huì)將喚醒脈沖或者電平轉(zhuǎn)換成一個(gè)預(yù)設(shè)寬度的低電平信號(hào)，從而低功耗電路可以支持脈沖喚醒，RESET電路產(chǎn)生的預(yù)設(shè)寬度的低電平信號(hào)可以被同步電路同步，同步電路輸出喚醒信號(hào)產(chǎn)生的同步于CLK的低電平信號(hào)，此時(shí)D5的CLR＝0，D5被復(fù)位，即D5的Q＝0，也即，D5的端輸出高電平信號(hào)至CKG0的E端，此時(shí)，E＝1，CKG0被觸發(fā)，CKG0的GCK端輸出CLK_O＝CLK，即CKG0輸出時(shí)鐘信號(hào)CLK，掛在CLK_O的后面的時(shí)鐘樹(shù)和邏輯門(mén)均可以正常工作，完成異步喚醒，便攜式系統(tǒng)恢復(fù)正常狀態(tài)，可以繼續(xù)運(yùn)行。同時(shí)，CKG0輸出高電平信號(hào)至D5的CP端，從而D5時(shí)鐘與系統(tǒng)的時(shí)鐘信號(hào)同步。

通過(guò)上述方案，本發(fā)明實(shí)施例提供的方案可以支持多種喚醒源，喚醒源支持脈沖和電平兩種模式，喚醒源支持異步發(fā)生，且喚醒后便攜式系統(tǒng)可以馬上恢復(fù)全速狀態(tài)。

可選地，在本發(fā)明上述實(shí)施例中，在步驟S302，接收低功耗模式信號(hào)之前，上述方法還包括：

步驟S318，接收復(fù)位信號(hào)，其中，復(fù)位信號(hào)用于對(duì)低功耗電路進(jìn)行復(fù)位。

具體的，上述的復(fù)位信號(hào)可以是便攜式系統(tǒng)輸出的全局復(fù)位信號(hào)RSTJ，該信號(hào)為低電平有效，即當(dāng)便攜式系統(tǒng)需要全局復(fù)位時(shí)，可以將RSTJ置為低電平，當(dāng)便攜式系統(tǒng)不需要全局復(fù)位時(shí)，可以將RSTJ置為高電平。

步驟S320，當(dāng)復(fù)位信號(hào)為低電平信號(hào)時(shí)，控制第一寄存器輸出高電平信號(hào)至?xí)r鐘門(mén)控器。

步驟S322，控制時(shí)鐘門(mén)控器輸出時(shí)鐘信號(hào)至負(fù)載，以使負(fù)載正常工作。

在一種可選的方案中，當(dāng)便攜式系統(tǒng)需要全局復(fù)位時(shí)，可以將RSTJ置低，由于喚醒信號(hào)WKUP0-WKUPn均為0，則D4的Q＝1，通過(guò)RSTJ將D5復(fù)位，此時(shí)D5的Q＝0，也即，D5的端輸出高電平信號(hào)至CKG0的E端，此時(shí)，E＝1，CKG0被觸發(fā)，CKG0的GCK端輸出CLK_O＝CLK，即CKG0輸出時(shí)鐘信號(hào)CLK，掛在CLK_O的后面的時(shí)鐘樹(shù)和邏輯門(mén)均可以正常工作，完成全局復(fù)位，便攜式系統(tǒng)可以正常工作。

上述本發(fā)明實(shí)施例序號(hào)僅僅為了描述，不代表實(shí)施例的優(yōu)劣。

在本發(fā)明的上述實(shí)施例中，對(duì)各個(gè)實(shí)施例的描述都各有側(cè)重，某個(gè)實(shí)施例中沒(méi)有詳述的部分，可以參見(jiàn)其他實(shí)施例的相關(guān)描述。

在本申請(qǐng)所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的技術(shù)內(nèi)容，可通過(guò)其它的方式實(shí)現(xiàn)。其中，以上所描述的裝置實(shí)施例僅僅是示意性的，例如所述單元的劃分，可以為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點(diǎn)，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過(guò)一些接口，單元或模塊的間接耦合或通信連接，可以是電性或其它的形式。

所述作為分離部件說(shuō)明的單元可以是或者也可以不是物理上分開(kāi)的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部單元來(lái)實(shí)現(xiàn)本實(shí)施例方案的目的。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理存在，也可以?xún)蓚€(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用軟件功能單元的形式實(shí)現(xiàn)。

所述集成的單元如果以軟件功能單元的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷(xiāo)售或使用時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說(shuō)對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來(lái)，該計(jì)算機(jī)軟件產(chǎn)品存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可為個(gè)人計(jì)算機(jī)、服務(wù)器或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的全部或部分步驟。而前述的存儲(chǔ)介質(zhì)包括：U盤(pán)、只讀存儲(chǔ)器(ROM，Read-Only Memory)、隨機(jī)存取存儲(chǔ)器(RAM，Random Access Memory)、移動(dòng)硬盤(pán)、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。