本發(fā)明屬于電子電路技術(shù)領(lǐng)域，涉及一種多路時(shí)鐘調(diào)節(jié)方法。

背景技術(shù)：

通信系統(tǒng)速率不斷提高，時(shí)鐘成為影響系統(tǒng)性能的關(guān)鍵因素。尤其在多通道、陣列信號(hào)處理領(lǐng)域，時(shí)鐘的抖動(dòng)大小、相位一致性在極大程度上決定系統(tǒng)的數(shù)據(jù)采集的的信噪比，使ADC轉(zhuǎn)換器有效位數(shù)減小，從而影響多路ADC的同步采集。如果采樣時(shí)鐘的相位有偏差則最后反映到不同通道間的數(shù)據(jù)存在一定的相位誤差。對(duì)陣列信號(hào)采集系統(tǒng)多通道數(shù)據(jù)采集一致性誤差的檢測、調(diào)節(jié)，可進(jìn)一步從系統(tǒng)設(shè)計(jì)的角度改善同步性能。

目前多通道數(shù)據(jù)采集系統(tǒng)中同步的設(shè)計(jì)方法主要有時(shí)鐘發(fā)送端同步設(shè)計(jì)和PCB版圖等長設(shè)計(jì)兩類。時(shí)鐘發(fā)送端同步設(shè)計(jì)是指使用專用的時(shí)鐘分配芯片，通過邏輯控制、狀態(tài)設(shè)置等手段，對(duì)時(shí)鐘管理芯片輸出的多路高速時(shí)鐘同步性進(jìn)行控制，從時(shí)鐘源端保證多路時(shí)鐘之間的一致性。PCB版圖設(shè)計(jì)等長手段主要是在PCB布局、布線設(shè)計(jì)階段，根據(jù)最高時(shí)鐘信號(hào)傳輸速率制定等長約束，利用PCB設(shè)計(jì)工具對(duì)時(shí)鐘傳輸路徑布線長度的誤差做出約束，最終通過調(diào)整布線滿足多路時(shí)鐘傳輸路徑的誤差。傳統(tǒng)的時(shí)鐘同步手段往往通過鎖相環(huán)等措施，盡量使系統(tǒng)的多路時(shí)鐘在源頭上做到嚴(yán)格同相。然而隨著系統(tǒng)時(shí)鐘工作頻率進(jìn)一步提高，同時(shí)受PCB加工工藝、阻容器件精度、元器件差異性、PCB傳輸路徑上的干擾等多方面因素影響，陣列信號(hào)采集系統(tǒng)時(shí)鐘傳輸路徑所帶來的不同步問題日益凸顯。并且，由于加工工藝誤差的不確定性、傳輸路徑所帶來的時(shí)間延遲具有不確定性，前期難以完全通過版圖設(shè)計(jì)補(bǔ)償。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問題：克服現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種基于相位自同步技術(shù)的多路時(shí)鐘調(diào)節(jié)方法，能夠滿足陣列信號(hào)采集系統(tǒng)提出的多通道采集的一致性要求，提升了高速數(shù)據(jù)采集的精準(zhǔn)度、信噪比、相位同步性能，同時(shí)降低了時(shí)鐘同步系統(tǒng)設(shè)計(jì)難度與高密度，減小高復(fù)雜度PCB布線及等長設(shè)計(jì)壓力。

本發(fā)明所采用的技術(shù)解決方案是：一種基于相位自同步技術(shù)的多路時(shí)鐘調(diào)節(jié)方法，包括步驟如下：

一、利用壓控晶體振蕩器提供差分信號(hào)作為系統(tǒng)工作時(shí)鐘，系統(tǒng)工作時(shí)鐘經(jīng)過PCB路徑傳輸給差分帶通濾波器；使用差分帶通濾波器將差分時(shí)鐘信號(hào)頻點(diǎn)外的雜波濾除，再將差分時(shí)鐘信號(hào)傳遞給時(shí)鐘電路模塊；

二、根據(jù)狀態(tài)控制字，利用時(shí)鐘電路模塊的分頻模塊對(duì)時(shí)鐘信號(hào)頻率進(jìn)行調(diào)整，保證n路輸出信號(hào)頻率滿足設(shè)定的時(shí)鐘頻點(diǎn)要求；其中，n為正整數(shù)；

三、根據(jù)狀態(tài)控制字，利用時(shí)鐘電路模塊的相位同步模塊對(duì)n路時(shí)鐘輸出信號(hào)進(jìn)行相位同步初調(diào)，使得n路輸出時(shí)鐘信號(hào)的初始相位一致，并將獲得的n路同步時(shí)鐘信號(hào)發(fā)送至n通道模數(shù)轉(zhuǎn)換器，作為模數(shù)轉(zhuǎn)換器的采樣時(shí)鐘；

四、利用信號(hào)源產(chǎn)生一路模擬信號(hào)，使用功分器將該路模擬信號(hào)進(jìn)行功分，轉(zhuǎn)換為陣列信號(hào)所需的n路模擬信號(hào)，發(fā)送給n通道模數(shù)轉(zhuǎn)換器作為被采集信號(hào)；

五、利用n通道模數(shù)轉(zhuǎn)換器，根據(jù)步驟三中獲得的n路同步時(shí)鐘信號(hào)對(duì)步驟四中獲得的n路模擬信號(hào)進(jìn)行數(shù)據(jù)采集編碼，完成模數(shù)轉(zhuǎn)換，將采集后的數(shù)據(jù)傳遞至FPGA芯片進(jìn)行數(shù)據(jù)緩存；并利用FPGA芯片對(duì)采集數(shù)據(jù)的頻譜進(jìn)行分析，通過比對(duì)n通道被采集信號(hào)的相位關(guān)系，得到n個(gè)時(shí)鐘通道間的相對(duì)相位值；

六、以步驟五中獲得的其中任意一個(gè)通道采集數(shù)據(jù)的相位作為基準(zhǔn)，將其余n-1通道的采集數(shù)據(jù)相位與作為基準(zhǔn)的通道的采集數(shù)據(jù)相位做差值運(yùn)算，獲得n-1個(gè)相位差值σ₁～σ_n-1；

七、分別取σ₁/β～σ_n-1/β的整數(shù)值，將獲得的n-1個(gè)整數(shù)值按照時(shí)鐘電路模塊內(nèi)部的時(shí)延調(diào)整表進(jìn)行比對(duì)，確認(rèn)n-1個(gè)通道對(duì)應(yīng)的調(diào)整量；其中，β為時(shí)鐘電路模塊調(diào)節(jié)最小值；

八、通過FPGA芯片與時(shí)鐘電路模塊預(yù)留的反饋通道，將n-1個(gè)通道號(hào)、及n-1通道的相應(yīng)的調(diào)整量大小反饋至?xí)r鐘電路模塊；時(shí)鐘電路模塊根據(jù)通道號(hào)、調(diào)整量對(duì)相應(yīng)的通道進(jìn)行時(shí)延調(diào)整。

所述步驟四中產(chǎn)生的n路模擬信號(hào)在相位上一致。

所述FPGA芯片的型號(hào)為XC5VFX130T。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于：

(1)本發(fā)明通過各通道間誤差檢測、誤差反饋、時(shí)鐘源端調(diào)節(jié)等步驟方法，有針對(duì)性的在時(shí)鐘源頭進(jìn)行相位補(bǔ)償，以抵消時(shí)鐘傳輸路徑帶來的各通路間時(shí)鐘相位不一致。方便陣列信號(hào)采集系統(tǒng)多通道數(shù)據(jù)采集一致性誤差的檢測、調(diào)節(jié)，進(jìn)一步從系統(tǒng)設(shè)計(jì)的角度改善同步性能。同時(shí)該方法不依賴專用同步測試設(shè)備，設(shè)計(jì)簡單、易于工程應(yīng)用。

(2)本發(fā)明的測試方法不嚴(yán)格依賴于系統(tǒng)時(shí)鐘同步設(shè)計(jì)的精準(zhǔn)度、傳輸路徑、噪聲干擾等引發(fā)的不一致性，通過通道間誤差檢測、誤差數(shù)據(jù)回傳，將需要調(diào)整的誤差值、通道號(hào)信息反饋給時(shí)鐘同步模塊；

(3)本發(fā)明時(shí)鐘同步模塊利用系統(tǒng)最終反饋的誤差值、通道號(hào)信息，適應(yīng)性調(diào)整通道時(shí)鐘延遲，保證從系統(tǒng)層面看來，陣列信號(hào)采集系統(tǒng)同步性能的一致性需求，該方法具有設(shè)計(jì)簡單、調(diào)節(jié)精度高、易于工程應(yīng)用等特點(diǎn)。

附圖說明

圖1為本發(fā)明時(shí)鐘調(diào)節(jié)方法的簡化原理框圖；

圖2為本發(fā)明的流程圖。

具體實(shí)施方式

下面結(jié)合附圖及附表對(duì)本發(fā)明的具體實(shí)施方式做進(jìn)一步介紹。

如圖1所示，為測量時(shí)鐘相位抖動(dòng)的簡化原理框圖。如圖2所示，為本發(fā)明的流程圖。

本發(fā)明提供了一種基于相位自同步技術(shù)的多路時(shí)鐘調(diào)節(jié)方法，包括步驟如下：

一、利用壓控晶體振蕩器提供差分信號(hào)作為系統(tǒng)工作時(shí)鐘，系統(tǒng)工作時(shí)鐘經(jīng)過PCB路徑傳輸給差分帶通濾波器；使用差分帶通濾波器將差分時(shí)鐘信號(hào)頻點(diǎn)外的雜波濾除，再將差分時(shí)鐘信號(hào)傳遞給時(shí)鐘電路模塊；

二、根據(jù)狀態(tài)控制字，利用時(shí)鐘電路模塊的分頻模塊對(duì)時(shí)鐘信號(hào)頻率進(jìn)行調(diào)整，保證n路輸出信號(hào)頻率滿足設(shè)定的時(shí)鐘頻點(diǎn)要求；其中，n為正整數(shù)；

三、根據(jù)狀態(tài)控制字，利用時(shí)鐘電路模塊的相位同步模塊對(duì)n路時(shí)鐘輸出信號(hào)進(jìn)行相位同步初調(diào)，使得n路輸出時(shí)鐘信號(hào)的初始相位一致，并將獲得的n路同步時(shí)鐘信號(hào)發(fā)送至n通道模數(shù)轉(zhuǎn)換器，作為模數(shù)轉(zhuǎn)換器的采樣時(shí)鐘；

四、利用信號(hào)源產(chǎn)生一路模擬信號(hào)，使用功分器將該路模擬信號(hào)進(jìn)行功分，轉(zhuǎn)換為陣列信號(hào)所需的n路模擬信號(hào)，發(fā)送給n通道模數(shù)轉(zhuǎn)換器作為被采集信號(hào)；所述步驟四中產(chǎn)生的n路模擬信號(hào)在相位上必須嚴(yán)格一致。

五、利用n通道模數(shù)轉(zhuǎn)換器，根據(jù)步驟三中獲得的n路同步時(shí)鐘信號(hào)對(duì)步驟四中獲得的n路模擬信號(hào)進(jìn)行數(shù)據(jù)采集編碼，完成模數(shù)轉(zhuǎn)換，將采集后的數(shù)據(jù)傳遞至FPGA芯片進(jìn)行數(shù)據(jù)緩存；并利用FPGA芯片對(duì)采集數(shù)據(jù)的頻譜進(jìn)行分析，通過比對(duì)n通道被采集信號(hào)的相位關(guān)系，得到n個(gè)時(shí)鐘通道間的相對(duì)相位值；n個(gè)時(shí)鐘信號(hào)的相對(duì)相位值，可以以該n通道時(shí)鐘信號(hào)中的任意一路信號(hào)相位為參考的基準(zhǔn)相位。

六、以步驟五中獲得的其中任意一個(gè)通道采集數(shù)據(jù)的相位作為基準(zhǔn)，將其余n-1通道的采集數(shù)據(jù)相位與作為基準(zhǔn)的通道的采集數(shù)據(jù)相位做差值運(yùn)算，獲得n-1個(gè)相位差值σ₁～σ_n-1；

七、分別取σ₁/β～σ_n-1/β的整數(shù)值，將獲得的n-1個(gè)整數(shù)值按照時(shí)鐘電路模塊內(nèi)部的時(shí)延調(diào)整表進(jìn)行比對(duì)，確認(rèn)n-1個(gè)通道對(duì)應(yīng)調(diào)整量；其中，β為時(shí)鐘電路模塊調(diào)節(jié)最小值；

八、通過FPGA與時(shí)鐘電路模塊預(yù)留的反饋通道，將n-1個(gè)通道號(hào)、及n-1通道的調(diào)整量大小反饋至?xí)r鐘電路模塊；時(shí)鐘電路模塊根據(jù)通道號(hào)、調(diào)整量對(duì)相應(yīng)的通道進(jìn)行時(shí)延調(diào)整。

實(shí)施例

一種基于相位自同步技術(shù)的多路時(shí)鐘調(diào)節(jié)方法，時(shí)鐘模塊電路采用TI公司LMK02000芯片作為核心模塊，具體步驟如下：

(1)利用壓控晶體振蕩器提供系統(tǒng)332.8MHz差分信號(hào)作為系統(tǒng)工作時(shí)鐘源，系統(tǒng)時(shí)鐘經(jīng)過PCB路徑傳輸給差分帶通濾波器；使用差分帶通濾波器(中心頻點(diǎn)332.8MHz，帶寬5MHz)將差分時(shí)鐘信號(hào)頻點(diǎn)外的雜波濾除，再將差分時(shí)鐘信號(hào)傳遞給時(shí)鐘電路模塊；

(2)根據(jù)狀態(tài)控制字，利用時(shí)鐘電路模塊的分頻模塊對(duì)時(shí)鐘信號(hào)頻率進(jìn)行調(diào)整，保證8路輸出信號(hào)頻率滿足設(shè)定的時(shí)鐘頻點(diǎn)要求；

(3)根據(jù)狀態(tài)控制字，利用時(shí)鐘電路模塊的相位同步模塊對(duì)8路時(shí)鐘輸出信號(hào)進(jìn)行相位同步調(diào)整使得8路輸出信號(hào)相位一致，并將獲得的8路同步時(shí)鐘信號(hào)發(fā)送至8通道模數(shù)轉(zhuǎn)換器,作為模數(shù)轉(zhuǎn)換器的采樣時(shí)鐘；；

(4)利用信號(hào)源產(chǎn)生一路模擬信號(hào)，使用功分器將該路模擬信號(hào)進(jìn)行功分，轉(zhuǎn)換為陣列信號(hào)所需的8路模擬信號(hào)，發(fā)送給8通道模數(shù)轉(zhuǎn)換器進(jìn)行數(shù)據(jù)采集；

(5)利用8通道模數(shù)轉(zhuǎn)換器，根據(jù)步驟3中獲得的8路同步時(shí)鐘信號(hào)對(duì)步驟四中獲得的8路模擬信號(hào)進(jìn)行數(shù)據(jù)采集編碼，完成模數(shù)轉(zhuǎn)換，將采集后的數(shù)據(jù)傳遞至FPGA(XC5VFX130T)芯片進(jìn)行數(shù)據(jù)緩存；并利用FPGA芯片對(duì)采集數(shù)據(jù)的頻譜進(jìn)行分析，檢測出8通道對(duì)應(yīng)的相位值；

(6)以步驟5中獲得的其中任意一個(gè)通道采集數(shù)據(jù)的相位作為基準(zhǔn)，將其余7通道的采集數(shù)據(jù)相位與作為基準(zhǔn)的通道的采集數(shù)據(jù)相位做差值運(yùn)算，獲得7個(gè)相位差值σ₁、σ₂、σ₃、σ₄、σ₅、σ₆、σ₇；

(7)取7個(gè)σ₁/β～σ₇/β的整數(shù)值，β為時(shí)鐘電路模塊延遲調(diào)節(jié)最小值150ps；將獲得的7個(gè)整數(shù)值按照時(shí)鐘電路模塊內(nèi)部的時(shí)延調(diào)整表1進(jìn)行比對(duì)，確認(rèn)7個(gè)通道對(duì)應(yīng)的調(diào)整量；

(8)通過FPGA與時(shí)鐘電路模塊預(yù)留的反饋通道，將7個(gè)σ對(duì)應(yīng)的通道號(hào)、對(duì)應(yīng)的通道的調(diào)整量反饋至?xí)r鐘電路模塊；時(shí)鐘電路模塊根據(jù)相應(yīng)的通道信息、調(diào)整量信息進(jìn)行時(shí)延調(diào)整。

(9)通過FPGA與時(shí)鐘電路模塊預(yù)留的反饋通道，將7個(gè)σ對(duì)應(yīng)的通道號(hào)、對(duì)應(yīng)的通道的調(diào)整量反饋至?xí)r鐘電路模塊；時(shí)鐘電路模塊根據(jù)相應(yīng)的通道信息、調(diào)整量信息進(jìn)行時(shí)延調(diào)整。

表1時(shí)延調(diào)整表表

該時(shí)鐘調(diào)節(jié)方法主要解決陣列信號(hào)采集系統(tǒng)設(shè)計(jì)中多通道間采樣不一致問題。在該類型產(chǎn)品研制過程中，為了使高速多通道同步采集系統(tǒng)的各通道間的一致性具備更優(yōu)良的性能，系統(tǒng)對(duì)高速采樣時(shí)鐘同步性、版圖設(shè)計(jì)及加工誤差、各電路模塊差異、通道間噪聲干擾等提出更高要求。然而，對(duì)于陣列信號(hào)同步采集系統(tǒng)而言，多通道間數(shù)據(jù)采集的一致性成為影響系統(tǒng)性能的最突出因素。為了提高同步信號(hào)采集的一致性，精確調(diào)節(jié)并補(bǔ)償多通道數(shù)據(jù)采集的同步誤差顯得極為重要，該方法通過檢測多通道采集獲得的數(shù)據(jù)，以其中一個(gè)通道作為標(biāo)準(zhǔn)，對(duì)其它通道采集數(shù)據(jù)相位誤差與標(biāo)準(zhǔn)通道的同步誤差進(jìn)行檢測，對(duì)照系統(tǒng)最小調(diào)節(jié)刻度，記錄需要調(diào)整的通道編號(hào)、調(diào)整大??；通過時(shí)鐘模塊與同步檢測模塊預(yù)留的反饋通道完成誤差數(shù)據(jù)回傳，最后通過時(shí)鐘同步系統(tǒng)進(jìn)行通道誤差調(diào)節(jié)，進(jìn)一步完善系統(tǒng)的同步性能。相比傳統(tǒng)通過采用時(shí)鐘源端同步設(shè)計(jì)、高速PCB版圖等長設(shè)計(jì)等設(shè)計(jì)手段，該方法可以完成多通道數(shù)據(jù)采集同步誤差反饋，并根據(jù)誤差反饋信息對(duì)時(shí)鐘相位進(jìn)行調(diào)節(jié)，完成系統(tǒng)級(jí)數(shù)據(jù)同步采集。

本發(fā)明說明書未詳細(xì)說明部分屬于本領(lǐng)域技術(shù)人員公知常識(shí)。