本發(fā)明涉及故障檢測(cè)技術(shù)領(lǐng)域，特別是涉及一種雙模冗余的故障檢測(cè)裝置和方法及其設(shè)計(jì)方法。

背景技術(shù)：

胚胎電子細(xì)胞陣列是一種新型的具有故障自檢測(cè)和自修復(fù)能力的高可靠性硬件。在環(huán)境惡劣，人工維修難以開(kāi)展以及對(duì)任務(wù)要求嚴(yán)苛，需要電子設(shè)備長(zhǎng)時(shí)間連續(xù)可靠運(yùn)行的領(lǐng)域，如深海、深空、強(qiáng)輻射、金融等領(lǐng)域，具有廣闊的應(yīng)用前景。

自胚胎電子細(xì)胞陣列的概念提出以來(lái)，陣列內(nèi)故障的實(shí)時(shí)在線檢測(cè)問(wèn)題一直是一個(gè)亟待解決的關(guān)鍵性問(wèn)題。國(guó)內(nèi)外眾多學(xué)者針對(duì)這個(gè)問(wèn)題開(kāi)展了大量的研究，總結(jié)目前已有的故障檢測(cè)方法，主要的設(shè)計(jì)思路可分為四類：第一類設(shè)計(jì)思路是細(xì)胞內(nèi)或細(xì)胞間特定模塊的局部檢測(cè)；第二類設(shè)計(jì)思路是采用外部檢測(cè)資源對(duì)電子細(xì)胞陣列的輸入輸出進(jìn)行實(shí)時(shí)檢測(cè)；第三類設(shè)計(jì)思路是在陣列內(nèi)設(shè)計(jì)在線BIST(Built-in Self-Test，BIST)結(jié)構(gòu)；第四類設(shè)計(jì)思路與以上三種方法有很大不同，它充分利用電子細(xì)胞陣列內(nèi)的空閑資源，在電路映射階段，自動(dòng)生成一種在線故障檢測(cè)結(jié)構(gòu)，實(shí)現(xiàn)陣列內(nèi)故障的實(shí)時(shí)在線檢測(cè)。

但是第四類設(shè)計(jì)思路目前僅針對(duì)組合電路進(jìn)行了研究，沒(méi)有研究時(shí)序電路的情況，所采用的奇偶校驗(yàn)碼(Parity Code)與波格碼(Berger Code)，故障覆蓋率有待提高，而且邏輯綜合的過(guò)程并不能保證電路的全自檢(Totally Self-Checking，TSC)特性100％實(shí)現(xiàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問(wèn)題是針對(duì)上述現(xiàn)有技術(shù)的不足，提供一種故障檢測(cè)率高的雙模冗余的故障檢測(cè)裝置和方法及其設(shè)計(jì)方法。

本發(fā)明實(shí)施例的第一方面，提供一種故障檢測(cè)裝置，用于檢測(cè)胚胎電子細(xì)胞陣列的故障，包括輸入端、功能輸出端和檢測(cè)信號(hào)輸出端，還包括功能電路、雙模冗余電路和檢測(cè)器；所述功能電路、雙模冗余電路和檢測(cè)器均包括所述胚胎電子細(xì)胞陣列中的多個(gè)胚胎電子細(xì)胞；

所述功能電路的輸入端和所述雙模冗余電路的輸入端均與所述信號(hào)輸入端相連；所述功能電路的輸出端與所述功能輸出端相連；

所述雙模冗余電路的輸出端與所述檢測(cè)器的輸入端相連；

所述檢測(cè)器的輸入端還與所述功能電路的輸出端相連；所述檢測(cè)器的輸出端與所述檢測(cè)信號(hào)輸出端相連；

所述檢測(cè)器用于檢測(cè)所述功能電路的輸出信號(hào)和所述雙模冗余電路的輸出信號(hào)是否相同：若不同，則所述檢測(cè)器輸出故障信息；否則，所述檢測(cè)器輸出正常信息。

優(yōu)選的，所述檢測(cè)器包括多個(gè)并行的查找表單元；

所述查找表單元，用于檢測(cè)所述功能電路的兩路輸出信號(hào)與所述雙模冗余電路的兩路輸出信號(hào)是否對(duì)應(yīng)相同：若全相同，所述查找表單元輸出正常信息；否則，所述查找表單元輸出故障信息；

且所有的所述查找表單元均輸出正常信息時(shí)，表示所述檢測(cè)器沒(méi)有檢測(cè)到故障；否則，表示檢測(cè)器檢測(cè)到故障。

優(yōu)選的，所述檢測(cè)器包括N個(gè)所述查找表單元，每個(gè)所述查找表單元具有兩個(gè)邏輯相鄰的查找表單元；N大于等于2；

對(duì)于第i個(gè)查找表單元，所述功能電路的兩路輸出信號(hào)分別為I_i和I_i+1，所述雙模冗余電路的兩路輸出信號(hào)分別為I'_i和I'_i+1，第i個(gè)查找表單元的輸出值記為Y_i；且I_i和I'_i的比較結(jié)果為X_i，I_i+1和I'_i+1的比較結(jié)果為X_i+1；

則第i個(gè)查找表單元的輸入和輸出之間的邏輯關(guān)系為：

所述檢測(cè)器的輸入和輸出的關(guān)系為：

則通過(guò)輸出值Y₁，Y₂，…，Y_N求解X₁，X₂，…，X_N時(shí)，若X₁，X₂，…，X_N都有解，則所述檢測(cè)器無(wú)故障；否則，所述檢測(cè)器存在故障。

本發(fā)明實(shí)施例的第二方面，提供一種故障檢測(cè)裝置的設(shè)計(jì)方法，包括：

輸入需要進(jìn)行雙模冗余的功能電路的描述文件；

從所述描述文件中提取目標(biāo)電路，并將所提取出的目標(biāo)電路生成電路網(wǎng)表結(jié)構(gòu)；

將所述電路網(wǎng)表結(jié)構(gòu)映射到電子胚胎細(xì)胞陣列中，生成包括查找表和D觸發(fā)器的電路網(wǎng)表。

優(yōu)選的，所述將所述電路網(wǎng)表結(jié)構(gòu)映射到電子胚胎細(xì)胞陣列中包括：

通過(guò)邏輯綜合優(yōu)化過(guò)程，將所述電路網(wǎng)表結(jié)構(gòu)進(jìn)行優(yōu)化；

將經(jīng)過(guò)優(yōu)化后的所述電路網(wǎng)表結(jié)構(gòu)映射到電子胚胎細(xì)胞陣列中。

本發(fā)明實(shí)施例的第三方面，提供一種故障檢測(cè)裝置的故障檢測(cè)方法，包括：根據(jù)待測(cè)電路生成待驗(yàn)證電路；

對(duì)所述待驗(yàn)證電路中的所有節(jié)點(diǎn)依次進(jìn)行單固定型故障注入；

將故障注入后的所述待驗(yàn)證電路與故障注入前的所述待驗(yàn)證電路進(jìn)行等價(jià)性驗(yàn)證，并記錄等價(jià)性驗(yàn)證結(jié)果；

在所述待驗(yàn)證電路的所有節(jié)點(diǎn)均完成故障注入和等價(jià)驗(yàn)證后，根據(jù)所述等價(jià)驗(yàn)證結(jié)果得出所述待測(cè)電路的故障檢測(cè)率。

優(yōu)選的，所述待測(cè)電路包括第一功能電路和第一錯(cuò)誤檢測(cè)電路，所述第一錯(cuò)誤檢測(cè)電路包括第一雙模冗余電路和第一檢測(cè)器；所述根據(jù)待測(cè)電路生成待驗(yàn)證電路具體為：

復(fù)制所述待測(cè)電路；復(fù)制所述待測(cè)電路生成的電路包括第二功能電路和第二錯(cuò)誤檢測(cè)電路，所述第二錯(cuò)誤檢測(cè)電路包括第二雙模冗余電路和第二檢測(cè)器；所述待驗(yàn)證電路包括所述待測(cè)電路和復(fù)制所述待測(cè)電路生成的電路；所述待驗(yàn)證電路的輸入端與所述第一功能電路的輸入端、第一錯(cuò)誤檢測(cè)電路的輸入端、第二功能電路的輸入端和第二錯(cuò)誤檢測(cè)電路的輸入端相連；

在所述第一錯(cuò)誤檢測(cè)電路的輸出端串聯(lián)第一附加檢測(cè)器，以及在所述第二錯(cuò)誤檢測(cè)電路的輸出端串聯(lián)第二附加檢測(cè)器；其中，所述第一附加檢測(cè)器具有第一特征信號(hào)輸出端和第一自檢信號(hào)輸出端；所述第二附加檢測(cè)器具有第二特征信號(hào)輸出端和第二自檢信號(hào)輸出端；

將所述第一功能電路和所述第二功能電路連接成為miter電路；

將所述第一附加檢測(cè)器的特征信號(hào)輸出端和所述第二附加檢測(cè)器的特征信號(hào)輸出端異或相連，形成第一異或輸出端；

將所述miter電路和所述第一異或輸出端異或連接，形成第二異或輸出端；所述第一附加檢測(cè)器的自檢信號(hào)輸出端和所述第二附加檢測(cè)器的自檢信號(hào)輸出端同或相連，形成第一同或輸出端；

將所述第二異或輸出端和所述第一同或輸出端與連接，形成第一與輸出端，且所述第一與輸出端與所述待驗(yàn)證電路的輸出端相連。

優(yōu)選的，所述第一附加檢測(cè)器和所述第二附加檢測(cè)器均包括N個(gè)與門、一個(gè)N輸入的第一或門和一個(gè)N輸入的第二或門；

所述第一或門的輸入端與所述錯(cuò)誤檢測(cè)電路的各個(gè)輸出端相連；所述第一或門的輸出端與所述特征信號(hào)輸出端相連；

各個(gè)所述與門的輸入端與所述檢測(cè)器的相鄰三個(gè)輸出端相連，各個(gè)所述與門的輸出端與所述第二或門的輸入端相連；所述第二或門的輸出端與所述自檢信號(hào)輸出端相連。

采用上述技術(shù)方案所產(chǎn)生的有益效果在于：本發(fā)明實(shí)施例，包括功能電路、雙模冗余電路和檢測(cè)器，功能電路、雙模冗余電路和檢測(cè)器均包括胚胎電子細(xì)胞陣列中的多個(gè)胚胎電子細(xì)胞，檢測(cè)器檢測(cè)功能電路的輸出信號(hào)和雙模冗余電路的輸出信號(hào)是否相同：若不同，則檢測(cè)器輸出故障信息；否則，檢測(cè)器輸出正常信息，相對(duì)于現(xiàn)有技術(shù)有效利用胚胎電子細(xì)胞陣列中的空閑細(xì)胞，可實(shí)時(shí)檢測(cè)故障，故障檢測(cè)率高。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例一中故障檢測(cè)裝置的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實(shí)施例一中故障檢測(cè)裝置的胚胎電子細(xì)胞陣列示意圖；

圖3是本發(fā)明實(shí)施例一中檢測(cè)器的結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例二中故障檢測(cè)裝置的設(shè)計(jì)方法的流程圖；

圖5是本發(fā)明實(shí)施例三中故障檢測(cè)裝置的故障檢測(cè)方法的流程圖；

圖6是本發(fā)明實(shí)施例三中等價(jià)性驗(yàn)證電路的結(jié)構(gòu)示意圖；

圖7是本發(fā)明實(shí)施例三中附加檢測(cè)器的結(jié)構(gòu)示意圖；

圖8是本發(fā)明實(shí)施例中雙模冗余電路的面積增長(zhǎng)率示意圖；

圖9是本發(fā)明實(shí)施例中雙模冗余電路的時(shí)延增長(zhǎng)率示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。

實(shí)施例一

參見(jiàn)圖1和圖2，該故障檢測(cè)裝置，用于檢測(cè)胚胎電子細(xì)胞陣列的故障，可以包括輸入端、功能輸出端和檢測(cè)信號(hào)輸出端，以及功能電路101、雙模冗余電路102和檢測(cè)器103。所述功能電路101、雙模冗余電路102和檢測(cè)器103均包括所述胚胎電子細(xì)胞陣列中的多個(gè)胚胎電子細(xì)胞。

所述功能電路101的輸入端和所述雙模冗余電路102的輸入端均與所述信號(hào)輸入端相連。所述功能電路101的輸出端與所述功能輸出端相連。所述雙模冗余電路102的輸出端與所述檢測(cè)器103的輸入端相連。所述檢測(cè)器103的輸入端還與所述功能電路101的輸出端相連。所述檢測(cè)器103的輸出端與所述檢測(cè)信號(hào)輸出端相連。

所述檢測(cè)器103用于檢測(cè)所述功能電路101的輸出信號(hào)和所述雙模冗余電路102的輸出信號(hào)是否相同：若不同，則所述檢測(cè)器103輸出故障信息；否則，所述檢測(cè)器103輸出正常信息。

圖2為將功能電路101、雙模冗余電路102和檢測(cè)器103映射在胚胎電子細(xì)胞陣列的示意圖。深色背景的電子細(xì)胞是工作細(xì)胞，構(gòu)成電子細(xì)胞陣列的功能電路101，實(shí)現(xiàn)胚胎電子細(xì)胞陣列的邏輯功能。淺色背景的電子細(xì)胞是空閑細(xì)胞，被配置成為雙模冗余檢測(cè)電路104；雙模冗余檢測(cè)電路104包括雙模冗余電路102和檢測(cè)器103，實(shí)現(xiàn)對(duì)被測(cè)電路的實(shí)時(shí)檢測(cè)。白色背景的電子細(xì)胞是未被利用的空閑細(xì)胞。胚胎電子細(xì)胞陣列的輸出包括功能電路的功能輸出，以及雙模冗余檢測(cè)電路輸出的故障信號(hào)或正常信號(hào)。

上述故障檢測(cè)裝置，與傳統(tǒng)的在線故障檢測(cè)結(jié)構(gòu)，比如三模冗余(Triple Modular Redundancy，TMR)，基于錯(cuò)誤檢測(cè)碼的故障檢測(cè)(Error Detecing Codes，EDC)等方法以及在胚胎電子陣列中常用的局部檢測(cè)(Local Detection，LD)，人工免疫系統(tǒng)(Artificial Immune System，AIS)和Roving STARs等檢測(cè)方法相比，在故障檢測(cè)率、檢測(cè)速度、適用范圍和設(shè)計(jì)難度等方面都具有一定的優(yōu)勢(shì)。具體的，本發(fā)明實(shí)施例的故障檢測(cè)裝置的主要優(yōu)勢(shì)如下：

1)故障檢測(cè)率高：對(duì)于單顯性故障的故障檢測(cè)率可達(dá)100％，不僅可以檢測(cè)電子細(xì)胞內(nèi)的故障而且可以檢測(cè)細(xì)胞間的連線故障；

2)檢測(cè)時(shí)間快：能夠?qū)崿F(xiàn)實(shí)時(shí)在線檢測(cè)，而且檢測(cè)不影響被測(cè)電路正常工作；

3)適用范圍廣：對(duì)待測(cè)電路沒(méi)有特殊限制，可用于組合電路和時(shí)序電路，也可用于大規(guī)模電路，可擴(kuò)展性強(qiáng)；

4)設(shè)計(jì)難度低：設(shè)計(jì)時(shí)不需要被測(cè)電路的先驗(yàn)知識(shí)，也不需要考慮雙模冗余的具體結(jié)構(gòu)，只需要設(shè)計(jì)好功能電路，相應(yīng)的雙模冗余電路即可自動(dòng)生成；

5)資源利用率高：充分利用了胚胎電子陣列中的空閑細(xì)胞，在正常工作時(shí)，將原本空閑不用的空余細(xì)胞變成檢測(cè)細(xì)胞，最大限度了利用了硬件資源；

6)與電子細(xì)胞陣列結(jié)構(gòu)無(wú)關(guān)：經(jīng)邏輯綜合映射生成的雙模冗余檢測(cè)結(jié)構(gòu)可應(yīng)用于各種結(jié)構(gòu)的電子細(xì)胞陣列(如Mesh型，Tree型等等)，對(duì)后端布局布線過(guò)程沒(méi)有影響，給后端的設(shè)計(jì)者提供了更大的設(shè)計(jì)空間。

一個(gè)實(shí)施例中，所述檢測(cè)器103可以包括多個(gè)并行的查找表(Look Up Table，LUT)單元。所述查找表單元，用于檢測(cè)所述功能電路101的兩路輸出信號(hào)與所述雙模冗余電路102的兩路輸出信號(hào)是否對(duì)應(yīng)相同：若全相同，則所述查找表單元輸出正常信息；否則，所述查找表單元輸出故障信息。且所有的所述查找表單元均輸出正常信息時(shí)，表示所述檢測(cè)器103沒(méi)有檢測(cè)到故障；否則，表示檢測(cè)器103檢測(cè)到故障。

具體的，參見(jiàn)圖3，目前，胚胎電子細(xì)胞中多采用查找表(Look Up Table,LUT)作為功能單元，因此本文針對(duì)LUT型功能單元，設(shè)計(jì)專門的檢測(cè)器，如圖3所示。其中I₁～I(xiàn)_N為功能電路101的輸出，I'₁～I(xiàn)'_N為雙模冗余電路102的輸出，N為大于等于2的整數(shù)。檢測(cè)器103中的每一個(gè)查找表單元實(shí)現(xiàn)兩對(duì)輸入的比較，當(dāng)兩對(duì)輸入都相同時(shí)，輸出0，否則輸出1。O₁～O_N為檢測(cè)器103的輸出，當(dāng)輸出為全零時(shí)表示檢測(cè)器103沒(méi)有檢測(cè)到故障；否則，表示檢測(cè)器103檢測(cè)到故障。

例如，查找表單元i將I_i與I'_i、I_i+1與I'_i+1分別進(jìn)行比較。在I_i與I'_i相同，且I_i+1與I'_i+1也相同時(shí)，查找表單元i輸出O_i零；否則，查找表單元1輸出1。其中，1＜i＜N。在各個(gè)查找表單元的輸出均為零時(shí)，表示檢測(cè)器103沒(méi)有檢測(cè)到故障；否則，表示檢測(cè)器103檢測(cè)到故障。

進(jìn)一步的，檢測(cè)器103不僅能夠檢測(cè)到故障，而且可以根據(jù)輸出值，實(shí)現(xiàn)檢測(cè)器103自檢。具體的，所述檢測(cè)器103包括N個(gè)所述查找表單元，每個(gè)所述查找表單元具有兩個(gè)邏輯相鄰的查找表單元。N大于等于2的整數(shù)。例如，查找表單元i，具有兩個(gè)邏輯相鄰的查找表單元i-1和查找表單元i+1；其中，2＜i＜N-1。特別的，對(duì)于查找表單元1，邏輯相鄰的查找表單元為查找表單元N和查找表單元2。對(duì)于查找表單元N，邏輯相鄰的查找表單元為查找表單元N-1和查找表單元1。

對(duì)于第i個(gè)查找表單元，所述功能電路101的兩路輸出信號(hào)分別為I_i和I_i+1，所述雙模冗余電路102的兩路輸出信號(hào)分別為I'_i和I'_i+1，第i個(gè)查找表單元的輸出值記為Y_i，且I_i和I'_i的比較結(jié)果為X_i，I_i+1和I'_i+1的比較結(jié)果為X_i+1，則第i個(gè)查找表單元的輸入和輸出之間的邏輯關(guān)系為：

所述檢測(cè)器103的輸入和輸出的關(guān)系為：

則通過(guò)輸出值Y₁，Y₂，…，Y_N求解X₁，X₂，…，X_N時(shí)，若X₁，X₂，…，X_N都有解，則所述檢測(cè)器103無(wú)故障；否則，所述檢測(cè)器103存在故障。

具體的，通過(guò)檢測(cè)器103的輸出值判斷檢測(cè)器103本身是否存在故障，即自檢的過(guò)程，實(shí)際上是通過(guò)輸出值Y₁，Y₂，…，Y_N，求解變量X₁～X_N的過(guò)程，當(dāng)X₁～X_N都有解時(shí)，則檢測(cè)器103無(wú)故障；否則，檢測(cè)器103存在故障。

當(dāng)變量X_i＝0時(shí)，表示輸入端I_i，I'_i相同；當(dāng)變量X_i＝1時(shí)，表示輸入端I_i，I'_i不同，即輸入端I_i或I'_i發(fā)生故障。假設(shè)Y₁，Y₂，…，Y_N中僅Y_i＝0，其余輸出為1，則方程(2)至少有一組解{X_i＝0,X_i+1＝0,X_j＝1(j≠i且j≠i+1)}。假設(shè)Y₁，Y₂，…，Y_N中有M個(gè)值為0，M≥2，則Y₁，Y₂，…，Y_N可被分為邏輯相鄰的M段，假設(shè)其中自變量個(gè)數(shù)最少的一段為Y_j～Y_k，如式(3)：

式(3)中，k>j，當(dāng)k＝j(luò)+1時(shí)，有解{X_k＝0,X_j＝0,X_j+1＝0}。當(dāng)k＝j(luò)+2時(shí)，無(wú)解。當(dāng)k>j+2時(shí)，至少有一組解{X_k＝0,X_k+1＝0,X_j＝0,X_j+1＝0,X_p＝1(p≠k，k+1，j，j+1)}。因此，在Y₁，Y₂，…，Y_N中，如果兩個(gè)零之間1的個(gè)數(shù)不為1時(shí)，則自變量{X_j,…,X_k+1}有解，式(2)所示的整個(gè)檢測(cè)器方程組也有解。如果在Y₁，Y₂，…，Y_N中，存在兩個(gè)零之間1的個(gè)數(shù)為1的情況，則無(wú)解。在檢測(cè)器103正常工作時(shí)，這種情況是不可能發(fā)生的，如果發(fā)生，則說(shuō)明檢測(cè)器103自身出現(xiàn)故障。

上述故障檢測(cè)裝置，包括功能電路101、雙模冗余電路102和檢測(cè)器103，功能電路101、雙模冗余電路102和檢測(cè)器103均包括胚胎電子細(xì)胞陣列中的多個(gè)胚胎電子細(xì)胞，檢測(cè)器103檢測(cè)功能電路101的輸出信號(hào)和雙模冗余電路102的輸出信號(hào)是否相同：若不同，則檢測(cè)器103輸出故障信息；否則，檢測(cè)器103輸出正常信息，相對(duì)于現(xiàn)有技術(shù)具有故障檢測(cè)率高、檢測(cè)時(shí)間快等優(yōu)點(diǎn)。

實(shí)施例二

對(duì)應(yīng)于上文實(shí)施例所述的故障檢測(cè)裝置，圖4示出了本發(fā)明實(shí)施例提供的故障檢測(cè)裝置的設(shè)計(jì)方法的流程圖。為了便于說(shuō)明，僅示出了與本實(shí)施例相關(guān)的部分。

參見(jiàn)圖4，一個(gè)實(shí)施例中，故障檢測(cè)裝置的設(shè)計(jì)方法可以包括以下過(guò)程：

步驟S401，輸入需要進(jìn)行雙模冗余的功能電路的描述文件。

其中，描述文件包括但不限于Verilog、VHDL、.blif、.aig、.net、.bench等多種格式。

步驟S402，從所述描述文件中提取目標(biāo)電路，并將所提取出的目標(biāo)電路生成電路網(wǎng)表結(jié)構(gòu)。

步驟S403，將所述電路網(wǎng)表結(jié)構(gòu)映射到電子胚胎細(xì)胞陣列中，生成包括查找表和D觸發(fā)器的電路網(wǎng)表。

其中，在胚胎電子細(xì)胞中，功能模塊一般由LUT和D觸發(fā)器構(gòu)成，因此，映射過(guò)程實(shí)際上是將優(yōu)化的邏輯門網(wǎng)表映射為由胚胎電子細(xì)胞構(gòu)成的電路網(wǎng)表的過(guò)程。映射完成后，即可對(duì)電路進(jìn)行雙模冗余設(shè)計(jì)，設(shè)計(jì)的輸出是后端布局布線(Placemant and Routing，P&R)工具能夠處理的BLIF格式的電路描述文件。

雙模冗余電路生成的偽代碼如下所示：

Dual_Function(Network circuit,Filepath filename){

circuit_new＝NetworkAlloc(Network)；

for(i＝0；i<2；i++){

{for each object{

circuit_new->object＝ObjCopy(circuit->object)；

do{

ObjCreateNames(circuit_new->object)；

}while(！Names already exists)}；

for each object{

NetworkConnectObj(circuit_new,object)；}}}

NetworkInputNames(circuit_new)；

NetworkOutputNames(circuit_new)；

IOWriteDual(circuit_new,filename,FileType){

NetworkRewriteInputNames(filename,circuit_new)；

for(i＝0；i<NetworkGetOutputNum(circuit_new)/2；i++){IOWriteFanins(filena me,ObjGetNames(object))；

IOWriteChecker(AssignNames(i))；

IOWriteCheckerFunction()；}

NetworkRewriteOutputNames(filename,circuit_new)；}

}

由上述偽代碼可知，生成雙模冗余檢測(cè)結(jié)構(gòu)的函數(shù)為Dual_Function，函數(shù)的主要輸入?yún)?shù)是當(dāng)前待設(shè)計(jì)的電路網(wǎng)表，生成的雙模冗余電路以BLIF格式存儲(chǔ)在指定文件路徑和文件名的filename文件中。object為電路網(wǎng)表中各元素的統(tǒng)稱，包括輸入端、輸出端、觸發(fā)器、邏輯節(jié)點(diǎn)等等多種類型。程序首先構(gòu)建一個(gè)新的電路網(wǎng)表circuit_new，根據(jù)輸入的電路網(wǎng)表，將每個(gè)元素復(fù)制到新的電路網(wǎng)表中，并對(duì)每個(gè)元素編號(hào)命名，然后依次連接各元素，重復(fù)執(zhí)行以上流程一次后，circuit_new中生成兩個(gè)相互獨(dú)立的，與輸入電路網(wǎng)表完全相同的電路，此時(shí)circuit_new中輸入端和輸出端的數(shù)目為輸入電路網(wǎng)表的兩倍。因此還需要重新對(duì)輸入端進(jìn)行命名，使circuit_new中的兩個(gè)電路網(wǎng)表具有相同的輸入。電路網(wǎng)表復(fù)制完成后，還需要在電路網(wǎng)表中加入檢測(cè)器，在本文中，檢測(cè)器個(gè)數(shù)與輸入電路網(wǎng)表中輸出端個(gè)數(shù)相同，對(duì)每一個(gè)檢測(cè)器，首先確定檢測(cè)器的輸入端，然后對(duì)檢測(cè)器命名，并設(shè)計(jì)具體的邏輯功能。加入檢測(cè)器后，對(duì)circuit_new的輸出端進(jìn)行修改，輸出功能輸出和錯(cuò)誤信號(hào)。

優(yōu)選的，在步驟S403之前，還可以包括：通過(guò)邏輯綜合優(yōu)化過(guò)程，將所述電路網(wǎng)表結(jié)構(gòu)進(jìn)行優(yōu)化，將經(jīng)過(guò)優(yōu)化后的所述電路網(wǎng)表結(jié)構(gòu)映射到電子胚胎細(xì)胞陣列中。具體的，經(jīng)過(guò)一系列邏輯綜合優(yōu)化過(guò)程，生成最優(yōu)化的電路網(wǎng)表。該最優(yōu)化的電路網(wǎng)表的邏輯門數(shù)量最少、延時(shí)最小、觸發(fā)器個(gè)數(shù)最少。

上述故障檢測(cè)裝置的設(shè)計(jì)方法，設(shè)計(jì)者在設(shè)計(jì)電路時(shí)，只需要設(shè)計(jì)功能電路即可，雙模冗余檢測(cè)結(jié)構(gòu)在邏輯綜合中自動(dòng)生成，而且設(shè)計(jì)的過(guò)程對(duì)輸入的功能電路沒(méi)有任何要求，便于設(shè)計(jì)人員進(jìn)行設(shè)計(jì)，能夠提高設(shè)計(jì)人員的工作效率。

實(shí)施例三

對(duì)應(yīng)于上文實(shí)施例所述的故障檢測(cè)裝置，圖5示出了本發(fā)明實(shí)施例提供的故障檢測(cè)裝置的故障檢測(cè)方法的流程圖。為了便于說(shuō)明，僅示出了與本實(shí)施例相關(guān)的部分。

在電子設(shè)備正常運(yùn)行過(guò)程中，同一時(shí)刻發(fā)生兩個(gè)或多個(gè)故障的概率比較小，因此本實(shí)施例主要針對(duì)單故障進(jìn)行說(shuō)明。在數(shù)字電路故障檢測(cè)診斷的研究中，固定型故障是一種非常常用的故障模型，它能夠反映電路中由于元件損壞而產(chǎn)生的固定高/低電平故障，也能反映元件之間連線的斷路型連線故障和相當(dāng)一部分短路故障，因此，本實(shí)施例主要針對(duì)單固定型故障進(jìn)行說(shuō)明。單固定型故障可分為單固定型0故障(Stuck At 0,s-a-0)和單固定型1故障(Stuck At 1,s-a-1)。

當(dāng)電路中發(fā)生單固定型故障時(shí)，如果對(duì)于電路的每一組輸入，電路的非正常輸出總能被檢測(cè)器檢測(cè)出來(lái)，則稱電路對(duì)于此固定型故障可有效檢測(cè)。本文定義電路的故障檢測(cè)率如式(4)：

式(4)中，F(xiàn)DR表示故障檢測(cè)率(Fault Detection Rate，F(xiàn)DR)，CFN表示可有效檢測(cè)的故障數(shù)量(Checkable Fault Number，CFN)，F(xiàn)N表示全部的故障數(shù)量(Fault Number，F(xiàn)N)。

當(dāng)檢測(cè)電路中發(fā)生單固定型故障時(shí)，如果至少存在一組輸入，使檢測(cè)器輸出錯(cuò)誤信號(hào)，則稱檢測(cè)電路對(duì)于此固定型故障是可自檢的。本實(shí)施例定義檢測(cè)電路中的故障可自檢率如下：

式(5)中，ST表示可自檢率(Self-Testing，ST)，STFN表示可自檢的故障數(shù)量(Self-Testing Fault Number，STFN)，F(xiàn)N表示全部的故障數(shù)量(Fault Number，F(xiàn)N)。

參見(jiàn)圖5，故障檢測(cè)裝置的故障檢測(cè)方法可以包括以下過(guò)程：

步驟S501，根據(jù)待測(cè)電路生成待驗(yàn)證電路。

其中，所述待測(cè)電路可以包括第一功能電路EDC(Error Detecting Circuit，EDC)和第一錯(cuò)誤檢測(cè)電路EDC(Error Detecting Circuit，EDC)，所述第一錯(cuò)誤檢測(cè)電路包括第一雙模冗余電路和第一檢測(cè)器。

參見(jiàn)圖6，所述根據(jù)待測(cè)電路生成待驗(yàn)證電路具體可以包括以下過(guò)程：

首先，復(fù)制所述待測(cè)電路。

其中，復(fù)制所述待測(cè)電路生成的電路包括第二功能電路和第二錯(cuò)誤檢測(cè)電路。所述第二錯(cuò)誤檢測(cè)電路包括第二雙模冗余電路和第二檢測(cè)器。所述待驗(yàn)證電路ECC(Equivalence Checking Circuit，ECC)包括所述待測(cè)電路和復(fù)制所述待測(cè)電路生成的電路。所述待驗(yàn)證電路的輸入端與所述第一功能電路的輸入端、第一錯(cuò)誤檢測(cè)電路的輸入端、第二功能電路的輸入端和第二錯(cuò)誤檢測(cè)電路的輸入端相連。

其次，在所述第一錯(cuò)誤檢測(cè)電路的輸出端串聯(lián)第一附加檢測(cè)器，以及在所述第二錯(cuò)誤檢測(cè)電路的輸出端串聯(lián)第二附加檢測(cè)器。所述第一附加檢測(cè)器具有第一特征信號(hào)輸出端和第一自檢信號(hào)輸出端。所述第二附加檢測(cè)器具有第二特征信號(hào)輸出端和第二自檢信號(hào)輸出端。

其中，所述第一附加檢測(cè)器用于對(duì)所述第一雙模冗余電路的輸出進(jìn)行特征提取，并對(duì)所述第一檢測(cè)器的狀態(tài)進(jìn)行判斷。所述第二附加檢測(cè)器用于對(duì)所述第二雙模冗余電路的輸出進(jìn)行特征提取，并對(duì)所述第二檢測(cè)器的狀態(tài)進(jìn)行判斷。具體的，附加檢測(cè)器(Additional Checker，AC)的輸入為錯(cuò)誤檢測(cè)電路輸出的錯(cuò)誤信號(hào)，輸出包括對(duì)輸出進(jìn)行特征提取的特征信號(hào)(Function Output，F(xiàn)O)和對(duì)錯(cuò)誤檢測(cè)器的自檢信號(hào)(Error Output，EO)。當(dāng)錯(cuò)誤檢測(cè)電路輸出表示檢測(cè)到故障時(shí)，F(xiàn)O輸出為1，否則為0；當(dāng)附加檢測(cè)器判斷錯(cuò)誤檢測(cè)電路發(fā)生故障時(shí)，EO輸出為1，否則為0。

接著，將所述第一功能電路和所述第二功能電路連接成為miter電路。

然后，將所述第一附加檢測(cè)器的特征信號(hào)輸出端和所述第二附加檢測(cè)器的特征信號(hào)輸出端異或相連，形成第一異或輸出端。

接著，將所述miter電路和所述第一異或輸出端異或連接，形成第二異或輸出端。

然后，將所述第一附加檢測(cè)器的自檢信號(hào)輸出端和所述第二附加檢測(cè)器的自檢信號(hào)輸出端同或相連，形成第一同或輸出端。

最后，將所述第二異或輸出端和所述第一同或輸出端與連接，形成第一與輸出端，且所述第一與輸出端與所述待驗(yàn)證電路的輸出端相連。

參見(jiàn)圖7，一個(gè)實(shí)施例中，所述第一附加檢測(cè)器和所述第二附加檢測(cè)器均包括N個(gè)與門、一個(gè)N輸入的第一或門和一個(gè)N輸入的第二或門,。

所述第一或門的輸入端與所述錯(cuò)誤檢測(cè)電路的各個(gè)輸出端相連；所述第一或門的輸出端與所述特征信號(hào)輸出端相連。其中，所述錯(cuò)誤檢測(cè)電路為所述第一錯(cuò)誤檢測(cè)電路，所述特征信號(hào)輸出端為所述第一特征信號(hào)輸出端；或，所述錯(cuò)誤檢測(cè)電路為所述第二錯(cuò)誤檢測(cè)電路，所述特征信號(hào)輸出端為所述第二特征信號(hào)輸出端。

各個(gè)所述與門的輸入端與所述檢測(cè)器的相鄰三個(gè)輸出端相連，各個(gè)所述與門的輸出端與所述第二或門的輸入端相連；所述第二或門的輸出端與所述自檢信號(hào)輸出端相連。其中，所述檢測(cè)器為所述第一檢測(cè)器，所述自檢信號(hào)輸出端為所述第一自檢信號(hào)輸出端；或所述檢測(cè)器為所述第二檢測(cè)器，所述自檢信號(hào)輸出端為所述第二自檢信號(hào)輸出端。

具體的，在檢測(cè)器103的輸出Y₁，Y₂，…，Y_N中，記任意三個(gè)邏輯相鄰的輸出為一組，共N組。對(duì)于其中一組為{Y_i-1,Y_i,Y_i+1}，則當(dāng){Y_i-1,Y_i,Y_i+1}值不為{0,1,0}時(shí)，可以認(rèn)為檢測(cè)器103無(wú)故障；否則，檢測(cè)器103出現(xiàn)故障。

步驟S502，對(duì)所述待驗(yàn)證電路中的所有節(jié)點(diǎn)依次進(jìn)行單固定型故障注入。

步驟S503，將故障注入后的所述待驗(yàn)證電路與故障注入前的所述待驗(yàn)證電路進(jìn)行等價(jià)性驗(yàn)證，并記錄等價(jià)性驗(yàn)證結(jié)果。

步驟S504，在所述待驗(yàn)證電路的所有節(jié)點(diǎn)均完成故障注入和等價(jià)驗(yàn)證后，根據(jù)所述等價(jià)驗(yàn)證結(jié)果得出所述待測(cè)電路的故障檢測(cè)率。

本實(shí)施例中，在故障檢測(cè)率分析的過(guò)程中，除功能電路FC和錯(cuò)誤檢測(cè)電路EDC之外的電路都是正常的，只針對(duì)功能電路FC和錯(cuò)誤檢測(cè)電路EDC進(jìn)行單固定型故障注入。由圖6可知，如果等價(jià)性驗(yàn)證電路中無(wú)故障存在，那么等價(jià)性驗(yàn)證電路實(shí)際上是一個(gè)輸出恒為0的電路。當(dāng)注入單固定型故障時(shí)，分兩種情況進(jìn)行考慮。

當(dāng)故障發(fā)生在功能電路FC時(shí)，如果在某輸入情況下，導(dǎo)致第一功能電路FC輸出與正常值第二功能電路FC’不同，此時(shí)Miter電路輸出為1。如果第一附加檢測(cè)器AC的FO輸出與第二附加檢測(cè)器AC’的FO輸出也不同，那么說(shuō)明雙模冗余檢測(cè)器檢測(cè)到故障，電路輸出為0。因此，當(dāng)功能電路FC中存在單固定型故障時(shí)，如果對(duì)于每一組輸入，第一功能電路FC的功能輸出或者輸出正常值，或者異常輸出都能被檢測(cè)出來(lái)，那么電路的輸出恒為0，即注入故障的電路與等價(jià)性驗(yàn)證電路等價(jià)，說(shuō)明待測(cè)電路可以檢測(cè)此單固定型故障；否則，注入故障的電路與等價(jià)性驗(yàn)證電路不等價(jià)，說(shuō)明待測(cè)電路不能有效檢測(cè)此故障。

當(dāng)故障發(fā)生在第一錯(cuò)誤檢測(cè)電路EDC時(shí)，此時(shí)Miter電路的輸出恒為0，即第一功能電路FC不存在故障。當(dāng)?shù)谝桓郊訖z測(cè)器AC檢測(cè)到注入故障的第一錯(cuò)誤檢測(cè)電路EDC與正常值第二錯(cuò)誤檢測(cè)電路EDC’輸出不同時(shí)，特征信號(hào)FO輸出1。此時(shí)，第一附加檢測(cè)器AC如果能確定第一錯(cuò)誤檢測(cè)電路EDC發(fā)生故障，則自檢信號(hào)EO輸出為1，否則輸出為0。理想的情況下，每當(dāng)?shù)谝诲e(cuò)誤檢測(cè)電路EDC發(fā)生故障時(shí)，第一附加檢測(cè)電路AC應(yīng)該總能確定該故障，此時(shí)注入故障的等價(jià)驗(yàn)證電路輸出恒為0。但是實(shí)際上，由于受到第一錯(cuò)誤檢測(cè)電路EDC電路輸出端口的限制，第一錯(cuò)誤檢測(cè)電路EDC內(nèi)部元件的可觀性較差，通常僅能通過(guò)第一錯(cuò)誤檢測(cè)電路EDC的輸出來(lái)判斷第一錯(cuò)誤檢測(cè)電路EDC自身是否存在故障。

本實(shí)施例中，通過(guò)第一錯(cuò)誤檢測(cè)電路EDC的輸出僅能檢測(cè)雙模冗余結(jié)構(gòu)中檢測(cè)器是否發(fā)生的故障。因此，存在這種情況，即第一附加檢測(cè)器AC檢測(cè)到第一錯(cuò)誤檢測(cè)電路EDC與第二錯(cuò)誤檢測(cè)電路EDC’輸出不同，但第一附加檢測(cè)器AC不能確定第一錯(cuò)誤檢測(cè)電路EDC發(fā)生故障，此時(shí)EO輸出為0。如果對(duì)于某單固定型故障，導(dǎo)致電路在至少一組輸入下發(fā)生這種情況，則故障注入電路與等價(jià)驗(yàn)證電路不等價(jià)，此時(shí)，從另一個(gè)方面，則說(shuō)明至少存在一組輸入，將發(fā)生在第一錯(cuò)誤檢測(cè)電路EDC中的單固定型故障表現(xiàn)出來(lái)。

因此，對(duì)于發(fā)生在等價(jià)性驗(yàn)證電路ECC中功能電路或錯(cuò)誤檢測(cè)電路中的某單固定型故障，通過(guò)故障注入前后電路的等價(jià)性驗(yàn)證，可以得到電路對(duì)于該故障的故障檢測(cè)能力或故障自檢能力。當(dāng)遍歷功能電路和錯(cuò)誤檢測(cè)電路中的所有節(jié)點(diǎn)，分別注入S-A-0型故障和S-A-1型故障并進(jìn)行等價(jià)性驗(yàn)證后，就可以計(jì)算得到電路的故障檢測(cè)率和可自檢率。

以下通過(guò)仿真實(shí)驗(yàn)，對(duì)本發(fā)明實(shí)施例進(jìn)行進(jìn)一步說(shuō)明。

仿真實(shí)驗(yàn)在邏輯綜合工具ABC及布局布線工具VPR環(huán)境中進(jìn)行，分別選取標(biāo)準(zhǔn)電路集中常用的8個(gè)不同規(guī)模的組合電路和時(shí)序電路進(jìn)行仿真。仿真中采用經(jīng)典的行列移除的胚胎電子細(xì)胞陣列結(jié)構(gòu)，并設(shè)定每個(gè)胚胎電子細(xì)胞中的功能模塊只包含一個(gè)LUT和D觸發(fā)器單元，根據(jù)胚胎電子細(xì)胞陣列的特點(diǎn)，對(duì)FPGA結(jié)構(gòu)描述文件中邏輯單元塊CLB和I/O端口等模塊進(jìn)行修改，但保留連線資源和I/O端口等模塊中的面積、時(shí)延等信息。具體方法可參考。

本實(shí)施例中，主要分析雙模冗余電路與原電路相比，在面積及電路延時(shí)等方面的變化情況，因此主要針對(duì)面積增長(zhǎng)率(Area Increase Rate，AIR)和延時(shí)增長(zhǎng)率(Delay Increase Rate，DIR)兩個(gè)指標(biāo)的變化情況進(jìn)行分析。分別將不同規(guī)模的8個(gè)組合電路和8個(gè)時(shí)序電路映射到胚胎電子細(xì)胞陣列中，然后進(jìn)行布局布線，布線完成后的電路規(guī)模、面積和延時(shí)增長(zhǎng)率情況如表1所示。

表1電路規(guī)模、面積增長(zhǎng)率和延時(shí)增長(zhǎng)率

首先將實(shí)現(xiàn)電路所需要的胚胎電子細(xì)胞陣列的大小定義為該電路的規(guī)模。如表1中的c8電路，在電子陣列中實(shí)現(xiàn)c8，最少需要的7行7列的胚胎電子細(xì)胞，因此定義C8的電路規(guī)模為7*7。同理，根據(jù)標(biāo)準(zhǔn)電路在胚胎電子細(xì)胞陣列中的映射情況，將標(biāo)準(zhǔn)電路劃分成8個(gè)不同的規(guī)模。電路的規(guī)模可看做是對(duì)電路硬件消耗的近似估計(jì)。

從理論模型上分析，雙模冗余結(jié)構(gòu)主要由兩個(gè)相同的電路，加上一個(gè)檢測(cè)器構(gòu)成，因此經(jīng)過(guò)雙模冗余后，電路的面積增加率應(yīng)如式(6)所示：

其中，AIR為面積增加率，A為原電路的面積，C為檢測(cè)器的面積，因此，AIR的理論值應(yīng)該為而檢測(cè)器的面積與輸出端口的個(gè)數(shù)相關(guān)，電路的面積可由電路的規(guī)模近似，因此定義電路的輸出個(gè)數(shù)與電路規(guī)模的比值，記為輸出規(guī)模比(Output number Dividing the crcuit Scale，ODS)，那么，由ODS就可以近似估計(jì)電路雙模冗余后的面積增加率。即式(4)：

公式(4)中的OutputNum為電路輸出端個(gè)數(shù)，CircuitScale為電路規(guī)模?？梢?jiàn)由式(4)估計(jì)雙模冗余的面積增加率是非常簡(jiǎn)單方便的。

但是，在實(shí)際映射的過(guò)程中，電路的面積不僅包括構(gòu)成電路的各功能模塊，還包括模塊之間的連接資源以及I/O端口資源，為了得到更詳細(xì)的數(shù)據(jù)，記錄仿真過(guò)程中各標(biāo)準(zhǔn)電路的總面積增長(zhǎng)率，邏輯單元面積增長(zhǎng)率和連線面積增長(zhǎng)率，圖8所示。

圖8中，電路的總面積包括邏輯資源面積和連線資源面積。其中，邏輯資源面積包括功能模塊的電子細(xì)胞面積和I/O端口面積。連線資源面積為陣列中開(kāi)關(guān)盒的面積。為了更加清楚直觀，將16個(gè)標(biāo)準(zhǔn)電路，按照輸出規(guī)模比ODS，由小到大依次排列，作為橫坐標(biāo)?？v坐標(biāo)為面積增長(zhǎng)率AIR。圖8中的理論值曲線即為電路的輸出規(guī)模比ODS?？梢钥闯觯壿嬅娣e增長(zhǎng)率曲線與理論值曲線較為接近，但個(gè)別點(diǎn)有較大的偏差，這主要是由兩個(gè)原因造成的：一是因?yàn)樵谟?jì)算邏輯面積增長(zhǎng)率時(shí)，不僅包含邏輯單元也包含I/O單元，因此在ODS較小時(shí)，I/O單元對(duì)計(jì)算的影響較小，兩曲線幾乎重合，但當(dāng)ODS增大時(shí)，兩曲線的差距越來(lái)越大；二是因?yàn)镺DS在計(jì)算時(shí)采用的電路規(guī)模是估計(jì)值，存在誤差，比如圖中的c8電路，電路的規(guī)模為7*7，而實(shí)際上，映射過(guò)程中，僅需要39個(gè)電子細(xì)胞即可，存在比較大的誤差。圖8中的連線面積由于受到電路結(jié)構(gòu)及具體布局布線算法的影響，呈現(xiàn)出較大的波動(dòng)，無(wú)明顯規(guī)律性?？梢钥闯?，電路的總面積增長(zhǎng)率由于受到連線資源的影響，也呈現(xiàn)出一定的波動(dòng)性，但是波動(dòng)范圍在以邏輯面積增長(zhǎng)率曲線和連線面積增長(zhǎng)率曲線為上下限的空間內(nèi)，大致隨著電路ODS的增大而增大。

由圖8可知，雖然受到連線資源的影響，但是電路的實(shí)際面積增長(zhǎng)率大致隨著電路輸出規(guī)模比ODS的增大而增大，面積增長(zhǎng)率大致在200％～300％之間，所以，可以用ODS近似的估計(jì)電路的面積增長(zhǎng)率。

將標(biāo)準(zhǔn)電路分為8個(gè)規(guī)模，并在每種規(guī)模的標(biāo)準(zhǔn)電路中選擇時(shí)序電路和組合電路分析雙模冗余后電路的延時(shí)變化，如圖9?？梢钥吹剑p模冗余后，電路的延時(shí)變化沒(méi)有明顯特征，延時(shí)增長(zhǎng)率也并不隨電路規(guī)模的增大而增大。所以雙模冗余后電路的延時(shí)并不一定大幅增加，也可能變化不大。雖然雙模冗余后電路的延時(shí)整體呈現(xiàn)增加的趨勢(shì)，但增加的具體程度難以確定，如ex1電路，雙模冗余后延時(shí)上升將近2.5倍；但dk14、s1等電路，電路的延時(shí)幾乎沒(méi)有變化。從仿真結(jié)果看，組合電路的延時(shí)增長(zhǎng)率相比時(shí)序電路更加穩(wěn)定，其值大致在110％～150％之間，時(shí)序電路的延時(shí)增長(zhǎng)率波動(dòng)比較大，其值大致在100％～250％之間。因此，雙模冗余后電路的延時(shí)變化情況并不能簡(jiǎn)單確定，一般來(lái)說(shuō)，電路的延時(shí)變化情況與電路自身結(jié)構(gòu)以及布局布線方法有很大關(guān)系，對(duì)于具體電路，不能采用固定的方法進(jìn)行估算，要得到雙模冗余后延時(shí)比較短，速度比較快的電路，還需要對(duì)布局布線算法進(jìn)行專門的設(shè)計(jì)。

對(duì)16個(gè)標(biāo)準(zhǔn)電路依次進(jìn)行單固定型故障注入實(shí)驗(yàn)，并采用等價(jià)性驗(yàn)證的方法對(duì)故障的檢測(cè)能力進(jìn)行分析，仿真結(jié)果如表2。

表2標(biāo)準(zhǔn)電路的故障檢測(cè)率

仿真中分別在電路邏輯節(jié)點(diǎn)的輸出端和觸發(fā)器的輸出端注入s-a-0型和s-a-1型故障，當(dāng)故障發(fā)生在功能電路時(shí)，記錄電路的故障檢測(cè)率FDR，定義如式(1)；當(dāng)故障發(fā)生在檢測(cè)電路時(shí)，記錄檢測(cè)器的可自檢率ST，定義如式(2)。理想情況下，功能電路的檢測(cè)率和檢測(cè)電路的可自檢率都應(yīng)該是100％，但是實(shí)際上，檢測(cè)器由于受到端口數(shù)目的限制以及邏輯綜合過(guò)程中優(yōu)化算法的影響，可能出現(xiàn)檢測(cè)器某些內(nèi)部節(jié)點(diǎn)的故障在檢測(cè)器輸出端是不可觀的情況。

總體上看，雙模冗余檢測(cè)電路的檢測(cè)率非常高，可以達(dá)到100％，但這只是針對(duì)在電路輸出端可觀測(cè)的故障，對(duì)于某些在輸出端不可觀的故障，檢測(cè)電路將輸出正常信號(hào)，此時(shí)，雖然電路內(nèi)部可能存在故障，但是并不影響電路的正常功能，這種情況也認(rèn)為電路是無(wú)故障的。此外，雙模冗余檢測(cè)電路中檢測(cè)電路的可自檢率也比較高，大多數(shù)故障都可以在輸出端表現(xiàn)出來(lái)。所以，當(dāng)雙模冗余檢測(cè)電路工作時(shí)，雖然無(wú)法準(zhǔn)確定位故障，但是卻具有很高的故障檢測(cè)率，當(dāng)檢測(cè)到故障后，可以立即啟動(dòng)相應(yīng)的故障定位機(jī)制來(lái)完成故障的診斷定位。

本發(fā)明實(shí)施例，設(shè)計(jì)實(shí)現(xiàn)基于雙模冗余的胚胎電子細(xì)胞陣列的故障檢測(cè)裝置，并對(duì)雙模冗余的自動(dòng)化生成方法、面積、延時(shí)、故障檢測(cè)率等進(jìn)行了分析，設(shè)計(jì)方法簡(jiǎn)單，能夠有效利用胚胎電子細(xì)胞陣列中的空閑細(xì)胞，可實(shí)時(shí)檢測(cè)故障，故障檢測(cè)率高，為解決胚胎電子細(xì)胞陣列在線故障檢測(cè)難題提供一種新的思路。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。