本發(fā)明涉及集成電路計(jì)算機(jī)輔助設(shè)計(jì)領(lǐng)域，尤其涉及一種計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法。

背景技術(shù)：

在信息技術(shù)飛速發(fā)展的今天，平板顯示（FPD）已成為世界電子信息工業(yè)的又一大支柱產(chǎn)業(yè)。隨著FPD工藝技術(shù)發(fā)展，分辨率越來越高，設(shè)計(jì)尺寸日益增大，對(duì)于設(shè)計(jì)性能要求也日益提高。FPD的版圖設(shè)計(jì)中，版圖電阻網(wǎng)絡(luò)的精確計(jì)算，對(duì)FPD設(shè)計(jì)的整體性能具有重要意義。并且版圖設(shè)計(jì)中圖形的日益復(fù)雜，對(duì)于電阻網(wǎng)絡(luò)的精確計(jì)算也提出了更高的要求。電阻計(jì)算的方法有很多，針對(duì)簡(jiǎn)單圖形的版圖，電阻計(jì)算可以采用解析法等快速方法；對(duì)于復(fù)雜圖形的版圖，需要采用基于數(shù)值方法（例如邊界元方法及有限元分析等方法）的電阻計(jì)算以保證計(jì)算精度。

當(dāng)采用有限元分析的方法計(jì)算電阻時(shí)，有限元的網(wǎng)格劃分基于三角剖分，而三角網(wǎng)格剖分的方法比較耗時(shí)，對(duì)于大規(guī)模版圖，計(jì)算效率很低。

因而，提出一種計(jì)算陣列（Array）版圖電阻網(wǎng)絡(luò)的加速方法，能夠加快陣列版圖電阻網(wǎng)路的計(jì)算過程，提高計(jì)算效率，成為亟待解決的問題。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的在于提供一種計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法，可以加快陣列（Array）版圖電阻網(wǎng)絡(luò)的的計(jì)算過程，提高array電阻的計(jì)算速度。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法，包括以下步驟：

（1）獲取陣版圖的公共端口及母版的對(duì)外端口；（2）對(duì)所述母版的電阻網(wǎng)絡(luò)進(jìn)行簡(jiǎn)化，約減掉內(nèi)部節(jié)點(diǎn)；（3）對(duì)簡(jiǎn)化后的電阻網(wǎng)絡(luò)及對(duì)外端口進(jìn)行復(fù)用，得到全局的簡(jiǎn)化電阻網(wǎng)絡(luò)；（4）對(duì)所述全局的簡(jiǎn)化電阻網(wǎng)絡(luò)進(jìn)行求解。

所述步驟（1）中所述獲取母版的對(duì)外端口，進(jìn)一步包括以下步驟：

（11）獲取所述母版中的圖形與其母版邊界的公共邊；（12）從所述公共邊中提取出對(duì)邊相交的公共邊；（13）將所述對(duì)邊相交的公共邊放置在對(duì)應(yīng)的邊上；（14）再在所述對(duì)應(yīng)的邊上插入點(diǎn)，插入的點(diǎn)即為所述母版的對(duì)外端口。

所述步驟（2），進(jìn)一步包括以下步驟：

（21）對(duì)母版進(jìn)行三角剖分，獲得所述母版的電阻網(wǎng)絡(luò)；（22）約減掉所述電阻網(wǎng)絡(luò)的內(nèi)部節(jié)點(diǎn)，獲得只有對(duì)外端口的電阻網(wǎng)絡(luò)。

所述步驟（3），進(jìn)一步包括以下步驟：

（31）將母版簡(jiǎn)化后的電阻網(wǎng)絡(luò)進(jìn)行復(fù)制，將母版的對(duì)外端口進(jìn)行位移；（32）將所述簡(jiǎn)化后的電阻網(wǎng)絡(luò)復(fù)制至所述陣列版圖中的重復(fù)圖形處，將所述對(duì)外端口復(fù)制位移形成所述公共端口。

進(jìn)一步地，所述對(duì)外端口位移后的阻值不變，所述公共端口被賦予唯一的標(biāo)識(shí)。

本發(fā)明的計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法，適用于Array版圖的電阻網(wǎng)絡(luò)計(jì)算：根據(jù)陣列版圖的重復(fù)排列的特點(diǎn)，針對(duì)其中一個(gè)母版進(jìn)行三角剖分并進(jìn)行簡(jiǎn)化電阻網(wǎng)絡(luò)，再將簡(jiǎn)化后的網(wǎng)絡(luò)進(jìn)行陣列復(fù)制，從而減少了從整體進(jìn)行三角剖分所花費(fèi)的時(shí)間，同時(shí)簡(jiǎn)化的電阻網(wǎng)絡(luò)又能夠有效地減少有限元的個(gè)數(shù)，從而節(jié)省了大量的時(shí)間。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。

附圖說明

附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，并與本發(fā)明的實(shí)施例一起，用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中：

圖1為根據(jù)本發(fā)明的計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法流程圖；

圖2為根據(jù)本發(fā)明的Array版圖結(jié)構(gòu)示意圖；

圖3為根據(jù)本發(fā)明的母版對(duì)外端口設(shè)置示意圖。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明的計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法，通過簡(jiǎn)化電阻網(wǎng)絡(luò)，并根據(jù)Array的結(jié)構(gòu)特點(diǎn)采用相同圖形電阻網(wǎng)絡(luò)復(fù)用的方法，來提高array電阻的計(jì)算速度。

圖1為根據(jù)本發(fā)明的計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法流程圖，下面將參考圖1，對(duì)本發(fā)明的計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法進(jìn)行詳細(xì)描述。

在步驟101中，獲取陣列（Array）版圖的公共端口及母版的對(duì)外端口；

圖2為根據(jù)本發(fā)明的Array版圖結(jié)構(gòu)示意圖，如圖2所示，Array版圖結(jié)構(gòu)中的m*n個(gè)圖形都是重復(fù)的，將其中的一個(gè)圖形作為母版。其中，m、n分別為母版圖形所在的行數(shù)或者列數(shù)，m*n為重復(fù)圖形的個(gè)數(shù)。

在該步驟中，通過獲取重復(fù)圖形之間相交的公共端口，從而保證重復(fù)圖形之間的連接關(guān)系。

圖3為根據(jù)本發(fā)明的母版對(duì)外端口設(shè)置示意圖，如圖3所示，首先獲取母版中的圖形與其母版邊界的公共邊；再?gòu)墓策呏刑崛〕鰧?duì)邊相交的公共邊；再將相交的公共邊放置在對(duì)應(yīng)的邊上；再在對(duì)應(yīng)的邊上插入多個(gè)點(diǎn)，插入的點(diǎn)即為母版圖形的對(duì)外端口。其中，插入點(diǎn)的個(gè)數(shù)與公共邊的長(zhǎng)度相關(guān)。

在步驟102中，對(duì)母版的電阻網(wǎng)絡(luò)進(jìn)行簡(jiǎn)化，約減掉內(nèi)部節(jié)點(diǎn)；

對(duì)母版的電阻網(wǎng)絡(luò)進(jìn)行簡(jiǎn)化包括如下步驟：

首先，對(duì)母版進(jìn)行三角剖分，獲得母版的電阻網(wǎng)絡(luò)；

其次，約減掉電阻網(wǎng)絡(luò)的內(nèi)部節(jié)點(diǎn)，獲得只有對(duì)外端口的電阻網(wǎng)絡(luò)。

在該步驟中，將母版的電阻網(wǎng)絡(luò)簡(jiǎn)化為只有幾個(gè)對(duì)外端口的電阻網(wǎng)絡(luò)，能夠減少需要計(jì)算的電阻元件。

下面詳細(xì)闡述電阻網(wǎng)絡(luò)的簡(jiǎn)化方法：

某一電阻網(wǎng)絡(luò)：包含節(jié)點(diǎn)Ni，（i=1，……，N）；任意兩節(jié)點(diǎn)i、j之間連有電阻R_ij，其電導(dǎo)為g_ij。

方程1為根據(jù)本發(fā)明的電阻網(wǎng)絡(luò)矩陣方程，該某一電阻網(wǎng)絡(luò)滿足方程1。

（方程1）

其中，g_ii滿足條件限制公式： ，該條件限制公式記為公式1。

對(duì)于上述的電阻網(wǎng)絡(luò)，約減掉不是端口的內(nèi)部節(jié)點(diǎn)Nj (j=k，……，N)。

把變量分為兩部分，U₁表示不約減變量的向量，U₂表示為約減變量的向量。

相應(yīng)地，方程1左側(cè)的矩陣被分為四部分G11、G12、G21及G22，方程1轉(zhuǎn)換為方程2，方程2為根據(jù)本發(fā)明的變量分開后的矩陣方程。

（方程2）

約減的節(jié)點(diǎn)為內(nèi)部節(jié)點(diǎn)，方程2滿足電流 I為0的限制，因此，I₂為0，方程2轉(zhuǎn)換為方程3，方程3為根據(jù)本發(fā)明的簡(jiǎn)化后的矩陣方程。

（方程3）

方程3代表簡(jiǎn)化后的電阻網(wǎng)絡(luò)模型，求出方程3左側(cè)的簡(jiǎn)化矩陣；其中，矩陣G為對(duì)稱矩陣。

在步驟103中，對(duì)簡(jiǎn)化后的電阻網(wǎng)絡(luò)及對(duì)外端口進(jìn)行復(fù)用，得到全局的簡(jiǎn)化電阻網(wǎng)絡(luò)。

本步驟進(jìn)一步包括：

（1）將母版簡(jiǎn)化后的電阻網(wǎng)絡(luò)進(jìn)行復(fù)制，將母版的對(duì)外端口進(jìn)行位移；

（2）將簡(jiǎn)化后的電阻網(wǎng)絡(luò)復(fù)制至陣列版圖中的重復(fù)圖形處，將對(duì)外端口復(fù)制位移形成公共端口。其中，對(duì)外端口位移后的阻值不變，公共端口被賦予唯一的標(biāo)識(shí)。

在步驟104中，對(duì)全局的簡(jiǎn)化電阻網(wǎng)絡(luò)進(jìn)行求解。

在一個(gè)具體的實(shí)例中，本發(fā)明的操作流程步驟如下：

1）打開Array版圖；

2）找到Array版圖的母版，設(shè)置簡(jiǎn)化的對(duì)外端口；

3）對(duì)母版進(jìn)行電阻網(wǎng)絡(luò)簡(jiǎn)化；

4）對(duì)母版的簡(jiǎn)化電阻網(wǎng)絡(luò)進(jìn)行復(fù)制，同時(shí)對(duì)對(duì)外端口進(jìn)行m*n的位移復(fù)制形成公共端口，并對(duì)公共端口進(jìn)行標(biāo)識(shí)。

5）對(duì)全局公共端口形成的新的電阻網(wǎng)絡(luò)進(jìn)行求解。

本發(fā)明的計(jì)算陣列版圖電阻網(wǎng)絡(luò)的加速方法，適用于Array版圖的電阻網(wǎng)絡(luò)計(jì)算：根據(jù)陣列版圖的重復(fù)排列的特點(diǎn)，針對(duì)其中一個(gè)母版進(jìn)行三角剖分并進(jìn)行簡(jiǎn)化電阻網(wǎng)絡(luò)，再將簡(jiǎn)化后的網(wǎng)絡(luò)進(jìn)行陣列復(fù)制，從而減少了從整體進(jìn)行三角剖分所花費(fèi)的時(shí)間，同時(shí)簡(jiǎn)化的電阻網(wǎng)絡(luò)又能夠有效地減少有限元的個(gè)數(shù)，從而節(jié)省了大量的時(shí)間。

本領(lǐng)域普通技術(shù)人員可以理解：以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，對(duì)于本領(lǐng)域的技術(shù)人員來說，其依然可以對(duì)前述各實(shí)施例記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。