本實用新型涉及USB接口技術(shù)領(lǐng)域，特別是涉及一種USB Type-C接口電路。

背景技術(shù)：

隨著USB Type-C接口的普及，起來越多的設(shè)備需要支持USB Type-C協(xié)議。根據(jù)Type-C標準協(xié)議的規(guī)定，Type-C接口具有正反共24個接口，其中正面12個，反面12個。圖1是Type-C標準協(xié)議下USB Type-C插座的各個管腳定義的示意圖。如圖1所示，USB Type-C插座包括第一信號端CC1和第二信號端CC2。

根據(jù)Type-C協(xié)議，支持Type-C協(xié)議設(shè)備的工作模式通常可以分為三種，第一種為UFP模式(Upstream Facing Port，上行端口)，即為從機，從機從主機取電。第二種為DFP模式(Downstream Facing Port，下行端口)，即為主機，主機向從機提供電源。第三種為DRP模式(Dual Role Port，雙向端口)。DRP模式可以工作在DFP模式也可以工作在UFP模式。當DRP設(shè)備連接到UFP設(shè)備，DRP設(shè)備就轉(zhuǎn)化為DFP設(shè)備，當DRP設(shè)備連接到DFP設(shè)備，DRP設(shè)備就轉(zhuǎn)化為UFP設(shè)備。當兩個DRP設(shè)備連接在一起時，當任意一方工作在DFP模式時，另一方就轉(zhuǎn)化為UFP設(shè)備。當任意一方工作在UFP模式時，另一方就轉(zhuǎn)化為DFP設(shè)備。

圖2是Type-C標準協(xié)議下DFP設(shè)備和UFP設(shè)備通信的原理示意圖。如圖2所示，對于DFP設(shè)備而言，在第一信號端CC1和第二信號端CC2上有上位電阻Rp連接直流電壓源，或者連接上拉電流源，圖2示出的是直流電壓源。對于UFP設(shè)備而言，在第一信號端CC1和第二信號端CC2上有下拉電阻Rd。當未連接時，對于DFP設(shè)備而言，CC1和CC2均被內(nèi)部拉高至高電平，對于UFP設(shè)備而言，CC1和CC2均被內(nèi)部拉低至低電平。當DFP設(shè)備和UFP設(shè)備相連時，對于DFP設(shè)備而言，CC1或CC2會檢測到電平被拉低，此時說明設(shè)備已經(jīng)連接，設(shè)備根據(jù)CC1或CC2的電平拉低情況，以此判斷插入設(shè)備的方向。對于UFP設(shè)備而言，CC1或CC2引腳會檢測到電平被拉高，設(shè)備根據(jù)CC1或CC2的電平拉高情況，以此判斷插入設(shè)備的方向。例如當DFP設(shè)備的CC1連到UFP設(shè)備的CC2時，此時DFP設(shè)備的CC1的電平被拉低，UPF設(shè)備的CC2的電平被拉高，對DFP設(shè)備而言，此時插入的設(shè)備連接在正面，對于UFP設(shè)備而言，此時插入的設(shè)備連接在反面。對于DRP設(shè)備而言，它在DFP和UFP模式之間周期性切換，當連接到DFP設(shè)備時，會自動切以UFP模式握手成功。當遇到UFP設(shè)備時，會自動以DFP模式握手成功。切換完成之后的通信過程和上面所述的DFP和UFP的通信過程一致。

發(fā)明人在實現(xiàn)本發(fā)明的過程中，發(fā)現(xiàn)相關(guān)技術(shù)存在以下問題：相關(guān)技術(shù)只能識別UPF設(shè)備，DFP設(shè)備，DRP設(shè)備中的一種，并且未能識別插入設(shè)備的方向，因此未能完全滿足Type-C協(xié)議的需求。

技術(shù)實現(xiàn)要素：

本實用新型實施例目的旨在提供一種USB Type-C接口電路，其解決現(xiàn)有技術(shù)存在著不能識別外接設(shè)備以及外接設(shè)備的插入方向的技術(shù)問題。

為解決上述技術(shù)問題，本實用新型提供以下技術(shù)方案：

在第一方面，本實用新型實施例提供一種USB Type-C接口電路，用于檢測外接設(shè)備，包括第一信號端和第二信號端，所述USB Type-C接口電路包括：用于輸出時序脈沖信號的控制器；用于根據(jù)所述時序脈沖信號，在和所述第一信號端連接的第一節(jié)點輸出第一節(jié)點電壓的第一電流源電路，其和所述控制器連接；用于根據(jù)所述時序脈沖信號，在和所述第二信號端連接的第二節(jié)點輸出第二節(jié)點電壓的第二電流源電路，其和所述控制器連接；用于根據(jù)所述時序脈沖信號、所述第一節(jié)點電壓以及所述第二節(jié)點電壓，輸出邏輯控制信號的邏輯電路，其分別和所述第一節(jié)點、所述第二節(jié)點以及所述控制器連接；用于根據(jù)所述邏輯控制信號，接入所述第一節(jié)點電壓或者所述第二節(jié)點電壓的比較模塊，其輸入端和所述邏輯電路連接，輸出端和所述控制器連接。

可選地，第一電流源電路包括第一電流源、第二單刀雙擲開關(guān)以及第一下拉電阻，第二單刀雙擲開關(guān)包括第三開關(guān)輸入端、第四開關(guān)輸入端、第二開關(guān)輸出端以及第二開關(guān)控制端，所述第三開關(guān)輸入端連接所述第一電流源，所述第四開關(guān)輸入端連接所述第一下拉電阻，所述第二開關(guān)輸出端連接所述第一信號端，所述第二開關(guān)控制端和所述控制器連接。

可選地，第二電流源電路包括第二電流源、第三單刀雙擲開關(guān)以及第二下拉電阻，第三單刀雙擲開關(guān)包括第五開關(guān)輸入端、第六開關(guān)輸入端、第二開關(guān)輸出端以及第三開關(guān)控制端，所述第五開關(guān)輸入端連接所述第二電流源，所述第六開關(guān)輸入端連接所述第二下拉電阻，所述第二開關(guān)輸出端連接所述第二信號端，所述第三開關(guān)控制端和所述控制器連接。

可選地，所述比較模塊包括：第一單刀雙擲開關(guān)，包括第一開關(guān)輸入端、第二開關(guān)輸入端、第一開關(guān)輸出端以及第一開關(guān)控制端，所述第一開關(guān)輸入端接入所述第一節(jié)點電壓，所述第二開關(guān)輸入端接入所述第二節(jié)點電壓，所述第一開關(guān)控制端接入所述邏輯控制信號；第一比較器，其第一反相輸入端和所述第一開關(guān)輸出端連接，第一同相輸入端接入第一Type-C標準電壓，第一比較輸出端向所述控制器輸出第一電平；第二比較器，其第二反相輸入端和所述第一開關(guān)輸出端連接，第二同相輸入端接入第二Type-C標準電壓，第二比較輸出端向所述控制器輸出第二電平；第三比較器，其第三同相輸入端和所述第一開關(guān)輸出端連接，第三反相輸入端接入第三Type-C標準電壓，第三比較輸出端向所述控制器輸出第三電平；第四比較器，其第四同相輸入端和所述第一開關(guān)輸出端連接，第四反相輸入端接入第四Type-C標準電壓，第四比較輸出端向所述控制器輸出第四電平；第五比較器，其第五同相輸入端和所述第一開關(guān)輸出端連接，第五反相輸入端接入第五Type-C標準電壓，第五比較輸出端向所述控制器輸出第五電平。

可選地，所述比較模塊包括：第一單刀雙擲開關(guān)，包括第一開關(guān)輸入端、第二開關(guān)輸入端、第一開關(guān)輸出端以及第一控制端，所述第一開關(guān)輸入端接入所述第一節(jié)點電壓，所述第二開關(guān)輸入端接入所述第二節(jié)點電壓，所述第一開關(guān)控制端接入所述邏輯控制信號；第一比較器，其第一同相輸入端和所述第一開關(guān)輸出端連接，第一反相輸入端接入第一Type-C標準電壓；第二比較器，其第二反相輸入端和所述第一開關(guān)輸出端連接，第二同相輸入端接入第二Type-C標準電壓。

在第二方面，本實用新型實施例提供一種USB Type-C接口電路，用于檢測外接設(shè)備，包括第一信號端和第二信號端，所述USB Type-C接口電路包括：用于輸出時序脈沖信號控制器；用于根據(jù)所述時序脈沖信號，在和所述第一信號端連接的第一節(jié)點輸出第一節(jié)點電壓的第一電流源電路，其和所述控制器連接；用于根據(jù)所述時序脈沖信號，在和所述第二信號端連接的第二節(jié)點輸出第二節(jié)點電壓的第二電流源電路，其和所述控制器連接；用于根據(jù)所述第一節(jié)點電壓和所述第二節(jié)點電壓，輸出第一電平信號的邏輯電路，其分別和所述第一節(jié)點、所述第二節(jié)點以及所述控制器連接，所述控制器根據(jù)所述第一電平信號，輸出第二電平信號；用于根據(jù)所述第二電平信號，接入所述第一節(jié)點電壓或者所述第二節(jié)點電壓的比較模塊，其輸入端和所述邏輯電路連接，輸出端和所述控制器連接。

可選地，第一電流源電路包括第一電流源、第二單刀雙擲開關(guān)以及第一下拉電阻，第二單刀雙擲開關(guān)包括第三開關(guān)輸入端、第四開關(guān)輸入端、第二開關(guān)輸出端以及第二開關(guān)控制端，所述第三開關(guān)輸入端連接所述第一電流源，所述第四開關(guān)輸入端連接所述第一下拉電阻，所述第二開關(guān)輸出端連接所述第一信號端，所述第二開關(guān)控制端和所述控制器連接。

可選地，第二電流源電路包括第二電流源、第三單刀雙擲開關(guān)以及第二下拉電阻，第三單刀雙擲開關(guān)包括第五開關(guān)輸入端、第六開關(guān)輸入端、第二開關(guān)輸出端以及第三開關(guān)控制端，所述第五開關(guān)輸入端連接所述第二電流源，所述第六開關(guān)輸入端連接所述第二下拉電阻，所述第二開關(guān)輸出端連接所述第二信號端，所述第三開關(guān)控制端和所述控制器連接。

可選地，所述比較模塊包括：第一單刀雙擲開關(guān)，包括第一開關(guān)輸入端、第二開關(guān)輸入端、第一開關(guān)輸出端以及第一開關(guān)控制端，所述第一開關(guān)輸入端接入所述第一節(jié)點電壓，所述第二開關(guān)輸入端接入所述第二節(jié)點電壓，所述第一開關(guān)控制端接入所述第二電平信號；第一比較器，其第一反相輸入端和所述第一開關(guān)輸出端連接，第一同相輸入端接入第一Type-C標準電壓，第一比較輸出端向所述控制器輸出第三電平；第二比較器，其第二反相輸入端和所述第一開關(guān)輸出端連接，第二同相輸入端接入第二Type-C標準電壓，第二比較輸出端向所述控制器輸出第四電平；第三比較器，其第三同相輸入端和所述第一開關(guān)輸出端連接，第三反相輸入端接入第三Type-C標準電壓，第三比較輸出端向所述控制器輸出第五電平；第四比較器，其第四同相輸入端和所述第一開關(guān)輸出端連接，第四反相輸入端接入第四Type-C標準電壓，第四比較輸出端向所述控制器輸出第六電平；第五比較器，其第五同相輸入端和所述第一開關(guān)輸出端連接，第五反相輸入端接入第五Type-C標準電壓，第五比較輸出端向所述控制器輸出第七電平。

可選地，所述比較模塊包括：第一單刀雙擲開關(guān)，包括第一開關(guān)輸入端、第二開關(guān)輸入端、第一開關(guān)輸出端以及第一控制端，所述第一開關(guān)輸入端接入所述第一節(jié)點電壓，所述第二開關(guān)輸入端接入所述第二節(jié)點電壓，所述第一開關(guān)控制端接入所述邏輯控制信號；第一比較器，其第一同相輸入端和所述第一開關(guān)輸出端連接，第一反相輸入端接入第一Type-C標準電壓；第二比較器，其第二反相輸入端和所述第一開關(guān)輸出端連接，第二同相輸入端接入第二Type-C標準電壓。

在本實用新型各個實施例中，當外接設(shè)備為UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，并且接入第一信號端時，第一電流源電路在第一節(jié)點輸出第一節(jié)點電壓，邏輯電路根據(jù)時序脈沖信號、第一節(jié)點電壓以及第二節(jié)點電壓，輸出邏輯控制信號，比較模塊根據(jù)該邏輯控制信號接入第一節(jié)點電壓，比較模塊從輸出端向控制器輸出電平信號；當外接設(shè)備為UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，并且接入第二信號端時，第二電流源電路在第二節(jié)點輸出第二節(jié)點電壓，邏輯電路根據(jù)時序脈沖信號、第一節(jié)點電壓以及第二節(jié)點電壓，輸出邏輯控制信號，比較模塊根據(jù)該邏輯控制信號接入第二節(jié)點電壓，比較模塊從輸出端向控制器輸出電平信號。在該過程中，一方面，該USB Type-C接口電路能夠根據(jù)外接設(shè)備的類型，和外接設(shè)備成功握手，即識別出UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，另一方面，外接設(shè)備能夠隨意變換地連接第一信號端或者第二信號端，該USB Type-C接口電路能夠及時響應(yīng)于該變換，因此，該USB Type-C接口電路識別出外接設(shè)備的插入方向。

附圖說明

圖1是Type-C標準協(xié)議下USB Type-C插座的各個管腳定義的示意圖；

圖2是Type-C標準協(xié)議下DFP設(shè)備和UFP設(shè)備通信的原理示意圖；

圖3是本實用新型實施例提供的一種USB Type-C接口電路的原理框圖；

圖4是本實用新型實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖；

圖4a是圖4所示的USB Type-C接口電路插入UPF設(shè)備的時序圖；

圖4b是圖4所示的USB Type-C接口電路插入DPF設(shè)備的時序圖；

圖5是本實用新型另一實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖；

圖6是本實用新型另一實施例提供的一種USB Type-C接口電路的原理框圖；

圖7是本實用新型另一實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖；

圖8是本實用新型另一實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖。

具體實施方式

為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅用以解釋本實用新型，并不用于限定本實用新型。

圖3是本實用新型實施例提供的一種USB Type-C接口電路的原理框圖。如圖3所示，第一電流源電路301分別與第一信號端CC1和控制器302連接?？刂破?02輸出時序脈沖信號SW，其中，該時序脈沖信號SW為Type-C協(xié)議規(guī)定的典型周期，具體的，該時序脈沖信號SW為75毫秒的方波。第二電流源電路303分別與第二信號端CC2和控制器302連接。第一電流源電路301和第二電流源電路303同時接收控制器302發(fā)送的時序脈沖信號SW，并且第一電流源電路301根據(jù)該時序脈沖信號SW，在和第一信號端CC1連接的第一節(jié)點10A輸出第一節(jié)點電壓，第二電流源電路303根據(jù)時序脈沖信號SW，在和第二信號端CC2連接的第二節(jié)點10B輸出第二節(jié)點電壓。

在本實施例中，當?shù)谝恍盘柖薈C1和第二信號端CC2均未接入外接設(shè)備時，第一節(jié)點電壓的時序和第二節(jié)點電壓的時序均和時序脈沖信號SW相同，即第一電流源電路301在未連接外接設(shè)備時，在第一節(jié)點10A輸出的第一節(jié)點電壓和時序脈沖信號的時序相同，本技術(shù)領(lǐng)域人員應(yīng)當明白，無論設(shè)計者根據(jù)Type-C協(xié)議設(shè)計何種第一電流源電路301，只要其在未接外接設(shè)備時，輸出的電壓是和時序脈沖信號相同的，任何替換后的第一電流源電路301應(yīng)當落入本實用新型的保護范圍之內(nèi)。

在本實施例中，第二電流源電路303和第一電流源電路301為對稱電路，其結(jié)構(gòu)和工作原理同第一電流源電路301所述，在此不必贅述。

在一些實施例中，圖4是本實用新型實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖。如圖4所示，第一電流源電路301包括第一電流源I1、第二單刀雙擲開關(guān)S2以及第一下拉電阻R1，第二單刀雙擲開關(guān)S2包括第三開關(guān)輸入端S21、第四開關(guān)輸入端S22、第二開關(guān)輸出端S23以及第二開關(guān)控制端S24，第三開關(guān)輸入端S21連接第一電流源I1，第四開關(guān)輸入端S22連接第一下拉電阻R1，第二開關(guān)輸出端S23連接第一信號端CC1，第二開關(guān)控制端S24和控制器302連接。當?shù)谝恍盘柖薈C1未接外接設(shè)備時，定義第二開關(guān)控制端S24接入高電平的時序脈沖信號SW時，接通第一電流源I1，接入低電平的時序脈沖信號SW時，接通第一下拉電阻R1。當然，此處設(shè)計者根據(jù)作業(yè)需求自行定義第二開關(guān)控制端S24接入時序脈沖信號SW的含義。顯然，由于第一信號端CC1未接入外接設(shè)備，因此第一節(jié)點電壓的時序和時序脈沖信號SW相同，例如，當時序脈沖信號SW為高電平時，第一節(jié)點電壓為高電平，時序脈沖信號SW為低電平時，第一節(jié)點電壓為低電平。此處，第一節(jié)點10A可以等同第二開關(guān)輸出端S23，或者還可以等同第一信號端CC1。在設(shè)計第一電流源電路301中，設(shè)計者還可以對本實施例所示的第一電流源電路301進行變換。在一些實施例中，第一電流源電路301根據(jù)所配置的電流源，結(jié)合Type-C協(xié)議，可以輸出不同電壓值的第一節(jié)點電壓，比如，當?shù)谝浑娏髟措娐?01所配置的電流源是330uA，則第一節(jié)點電壓是1.68V。當?shù)谝浑娏髟措娐?01所配置的電流源是180uA，則第一節(jié)點電壓是0.918V，當?shù)谝浑娏髟措娐?01所配置的電流源是80uA，則第一節(jié)點電壓是0.408V。其中，此處的電流源是根據(jù)Type-C協(xié)議來設(shè)計，并且，設(shè)計者可以根據(jù)Type-C協(xié)議，設(shè)計多種變換的第一電流源電路301，以實現(xiàn)根據(jù)時序脈沖信號SW輸出不同電壓值的第一節(jié)點電壓的目的。

如圖4所示，第二電流源電路303包括第二電流源I2、第三單刀雙擲開關(guān)S3以及第二下拉電阻R2，第三單刀雙擲開關(guān)S3包括第五開關(guān)輸入端S31、第六開關(guān)輸入端S32、第二開關(guān)輸出端S33以及第三開關(guān)控制端S34，第五開關(guān)輸入端S31連接第而電流源I2，第六開關(guān)輸入端S32連接第二下拉電阻R2，第二開關(guān)輸出端S33連接第二信號端CC2，第三開關(guān)控制端S34和控制器302連接。當?shù)诙盘柖薈C2未接外接設(shè)備時，定義第三開關(guān)控制端S34接入高電平的時序脈沖信號SW時，接通第二電流源I2，接入低電平的時序脈沖信號SW時，接通第二下拉電阻R2。

在本實施例中，當?shù)谝恍盘柖薈C1接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，請結(jié)合圖2，由于UFP設(shè)備或者DRP設(shè)備的下拉電阻Rd1的作用，將第一信號端CC1的第一節(jié)點電壓拉低，因此，第一節(jié)點電壓由高電平跳變成低電平，由于第二信號端CC2未接入外接設(shè)備，因此，第二節(jié)點電壓保持高電平。此處，當?shù)谝恍盘柖薈C1接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，USB Type-C接口不會和外接設(shè)備連接成功。

在一些實施例中，請再參考圖2和圖4，當?shù)谝恍盘柖薈C1接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，第二單刀雙擲開關(guān)S2接通第一電流源I1，由于UFP設(shè)備或者DRP設(shè)備的下拉電阻Rd1的作用，將第一信號端CC1的第一節(jié)點電壓拉低，因此，第一節(jié)點電壓由高電平跳變成低電平。由于第二信號端CC2未接入外接設(shè)備，并且第三單刀雙擲開關(guān)S3接通第二電流源I2，因此，第二節(jié)點電壓保持高電平。

在本實施例中，當?shù)谝恍盘柖薈C1接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，請再結(jié)合圖2，由于DFU設(shè)備或者DRP設(shè)備的電壓源或者電流源的作用，相對地，其可以抬升第一節(jié)點10A的電壓，因此第一節(jié)點電壓由低電平跳變成高電平。由于第二信號端CC2未接入外接設(shè)備，因此，第二節(jié)點電壓保持低電平。此處，當?shù)谝恍盘柖薈C1接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，USB Type-C接口不會和外接設(shè)備連接成功。當然，本實施例只是給出關(guān)于時序脈沖信號和USB Type-C接口連接外接設(shè)備時的一種聯(lián)系，設(shè)計者可以根據(jù)作業(yè)需求，結(jié)合本實用新型所訓(xùn)導(dǎo)的內(nèi)容，自行定義各種實現(xiàn)方式，在此并不局限于本實施例。

在一些實施例，請再參考圖2和圖4，當?shù)谝恍盘柖薈C1接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，第二單刀雙擲開關(guān)S2接通第一電流源I1，由于DFP設(shè)備或者DRP設(shè)備的電壓源或者電流源的作用，將第一信號端CC1的第一節(jié)點電壓抬升，因此，第一節(jié)點電壓由低電平跳變成高電平。由于第二信號端CC2未接入外接設(shè)備，并且第三單刀雙擲開關(guān)S3接通第二下拉電阻R2，因此，第二節(jié)點電壓保持低電平。

在本實施例中，基于同上述的理由，當?shù)诙盘柖薈C2接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，第二節(jié)點電壓由高電平跳變成低電平，第一節(jié)點電壓保持高電平。當?shù)诙盘柖薈C2接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，第二節(jié)點電壓由低電平跳變成高電平，第一節(jié)點電壓保持低電平。

在本實施例中，邏輯電路304分別和第一節(jié)點10A、第二節(jié)點10B以及控制器302連接，根據(jù)時序脈沖信號SW、第一節(jié)點電壓以及第二節(jié)點電壓，輸出邏輯控制信號。USB Type-C接口電路連接外接設(shè)備時，該邏輯電路304能夠?qū)r序脈沖信號SW、第一節(jié)點電壓以及第二節(jié)點電壓進行邏輯運算，最終得到邏輯控制信號，其中，該邏輯控制信號用于控制比較模塊305，使比較模塊305能夠接入第一節(jié)點電壓或者第二節(jié)點電壓，其中，比較模塊305的輸入端和邏輯電路304連接，輸出端和控制器302連接。在該過程中，一方面，該USB Type-C接口電路能夠根據(jù)外接設(shè)備的類型，和外接設(shè)備成功握手，即識別出UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，另一方面，外接設(shè)備能夠隨意變換地連接第一信號端或者第二信號端，該USB Type-C接口電路能夠及時響應(yīng)于該變換，因此，該USB Type-C接口電路識別出外接設(shè)備的插入方向。

在一些實施例中，該邏輯控制信號包括第一邏輯控制信號和第二邏輯控制信號。當?shù)谝恍盘柖薈C1接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，邏輯電路輸出第一邏輯控制信號，比較模塊根據(jù)第一邏輯控制信號，接入第一節(jié)點電壓。

當?shù)谝恍盘柖薈C1接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，邏輯電路輸出第一邏輯控制信號，比較模塊根據(jù)第一邏輯控制信號，接入第一節(jié)點電壓。

因此，外接設(shè)備接入第一信號端CC1時，第一電流源電路301在第一節(jié)點10A輸出第一節(jié)點電壓，無論該外接設(shè)備是何種類型，邏輯電路304產(chǎn)生的第一邏輯控制信號都保證該第一節(jié)點電壓接入比較模塊305，并且由比較模塊305根據(jù)接入的第一節(jié)點電壓產(chǎn)生一定輸出給控制器302。

同理可得，當?shù)诙盘柖薈C2接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，邏輯電路304輸出第二邏輯控制信號，比較模塊305根據(jù)第二邏輯控制信號，接入第二節(jié)點電壓。

當?shù)诙盘柖私尤隓FP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，邏輯電路304輸出第二邏輯控制信號，比較模塊305根據(jù)第二邏輯控制信號，接入第二節(jié)點電壓。

因此，外接設(shè)備接入第二信號端CC2時，第二電流源電路303在第二節(jié)點10B輸出第二節(jié)點電壓，無論該外接設(shè)備是何種類型，邏輯電路304產(chǎn)生的第二邏輯控制信號都保證該第二節(jié)點電壓接入比較模塊305，并且由比較模塊305根據(jù)接入的第二節(jié)點電壓產(chǎn)生一定輸出給控制器302。

在本實施例中，邏輯電路304可以有多個邏輯器件組成，例如，與或門邏輯器件、非門器件以及等等器件組成，邏輯電路304還可以是邏輯芯片以及其它具有邏輯運算的電路，無論采用何種邏輯器件組成的邏輯電路，或者邏輯芯片以及等等，根據(jù)本實施例所訓(xùn)導(dǎo)的內(nèi)容，只要輸出的邏輯控制信號能夠?qū)崿F(xiàn)本實用新型目的即可。

請再參考圖4，邏輯電路304包括第六比較器3041和異或門電路3042，第六比較器3041的第六反相輸入端接入第二節(jié)點10B，第六同相輸入端接入第一節(jié)點10A，第六比較輸出端OUT6接入異或門電路3042的第一異或輸入端，第二異或輸入端接入時序脈沖信號SW，異或輸出端DIR和比較模塊305連接。

當?shù)谝恍盘柖薈C1接入UFP設(shè)備或者DRP設(shè)備，時序脈沖信號SW為高電平時，此時，第一節(jié)點電壓低于第二節(jié)點電壓，因此，第六比較輸出端OUT6的輸出電平為低電平，異或輸出端DIR的輸出電平為高電平，因此比較模塊305根據(jù)該高電平的邏輯控制信號，接入第一節(jié)點電壓。

當?shù)谝恍盘柖薈C1接入DFP設(shè)備或者DRP設(shè)備，時序脈沖信號SW為低電平時，同理可得，第六比較輸出端OUT6的輸出電平為高電平，異或輸出端DIR的輸出電平為高電平，因此比較模塊305根據(jù)該高電平的邏輯控制信號，接入第一節(jié)點電壓。

當?shù)诙盘柖薈C2接入UFP設(shè)備或者DRP設(shè)備，時序脈沖信號SW為高電平時，此時，第二節(jié)點電壓低于第一節(jié)點電壓，因此，第六比較輸出端OUT6的輸出電平為高電平，異或輸出端DIR的輸出電平為低電平，因此比較模塊305根據(jù)該低電平的邏輯控制信號，接入第二節(jié)點電壓。

當?shù)诙盘柖薈C2接入DFP設(shè)備或者DRP設(shè)備，時序脈沖信號SW為低電平時，同理可得，第六比較輸出端OUT6的輸出電平為低電平，異或輸出端DIR的輸出電平為低電平，因此比較模塊305根據(jù)該低電平的邏輯控制信號，接入第二節(jié)點電壓。

請再參考圖4，比較模塊305包括第一單刀雙擲開關(guān)S1、第一比較器U1、第二比較器U2、第三比較器U3、第四比較器U4以及第五比較器U5。第一單刀雙擲開關(guān)S1包括第一開關(guān)輸入端S11、第二開關(guān)輸入端S12、第一開關(guān)輸出端S13以及第一開關(guān)控制端S14，第一開關(guān)輸入端S11接入第一節(jié)點電壓，第二開關(guān)輸入端S12接入第二節(jié)點電壓，第一開關(guān)控制端S14接入邏輯控制信號。

第一比較器U1的第一反相輸入端和第一開關(guān)輸出端S13連接，第一同相輸入端接入第一Type-C標準電壓V1，第一比較輸出端向控制器302輸出第一電平。此處，第一Type-C標準電壓V1是DFP設(shè)備3A的充電電流的電壓門限，第一Type-C標準電壓V1的具體值是2.6V。

第二比較器U2的第二反相輸入端和第一開關(guān)輸出端S13連接，第二同相輸入端接入第二Type-C標準電壓V2，第二比較輸出端向控制器302輸出第二電平。此處，第二Type-C標準電壓V2是DFP設(shè)備默認的充電電流的電壓門限，第二Type-C標準電壓V2的具體值是1.6V。

在本實施例中，第一電流源電路301或第二電流源電路303所配置的電流源為330μA，第一信號端CC1或者第二信號端CC2接入UFP設(shè)備或者DRP設(shè)備時，此時的第一節(jié)點電壓或第二節(jié)點電壓為1.68V(330μA*5.1K)，其中，5.1K為第一下拉電阻或第二下拉電阻的阻值。當?shù)谝浑娖綖樵诰S持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，則設(shè)備連接成功，因此，控制器302將時序脈沖信號SW維持高電平輸出。

當所配置的電流源為80μA或者180μA時，當?shù)诙娖綖樵诰S持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，則設(shè)備連接成功，控制器302將時序脈沖信號SW維持高電平輸出。此處，維持時間t_CCDEBOUNCE是Type-C協(xié)議規(guī)定的設(shè)備之間成功連接的時間門限，維持時間t_CCDEBOUNCE一般為150ms。

控制器302通過分析第一比較器U1輸出的電平而知悉可以輸出多少電流，因此，本實施例提供的USB Type-C接口電路具有識別出相應(yīng)的廣播電流能力。

第三比較器U3的第三同相輸入端和第一開關(guān)輸出端連接，第三反相輸入端接入第三Type-C標準電壓V3，第三比較輸出端向控制器302輸出第三電平。此處，第三Type-C標準電壓V3是UFP設(shè)備檢測到3A充電電流的電壓門限，第三Type-C標準電壓V3的具體值是1.23V。

第四比較器U4的第四同相輸入端和第一開關(guān)輸出端連接，第四反相輸入端接入第四Type-C標準電壓V4，第四比較輸出端向所述控制器輸出第四電平。此處，第四Type-C標準電壓V4是UFP設(shè)備檢測到1.5A充電電流的電壓門限，第四Type-C標準電壓V4的具體值是0.66V。

第五比較器U5的第五同相輸入端和第一開關(guān)輸出端連接，第五反相輸入端接入第五Type-C標準電壓V5，第五比較輸出端向控制器輸出第五電平。此處，第五Type-C標準電壓V5是UFP設(shè)備檢測到0.5A充電電流的電壓門限，第五Type-C標準電壓V5的具體值是0.2V。

在本實施例中，第一信號端CC1或者第二信號端CC2接入DFP設(shè)備或者DRP設(shè)備，并且DFP設(shè)備或者DRP設(shè)備的電流源配置為330μA時，此時的第一節(jié)點電壓或第二節(jié)點電壓為1.68V(330μA*5.1K)，其中，5.1K為DFP設(shè)備或者DRP設(shè)備根據(jù)Type-C協(xié)議所配置的電阻。當?shù)谌娖綖樵诰S持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，則設(shè)備連接成功，DFP設(shè)備或者DRP設(shè)備可以輸出的電流為3A，控制器302將時序脈沖信號SW維持低電平。

當DFP設(shè)備或者DRP設(shè)備的電流源配置為180μA時，第四電平為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，并且第三電平為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的低電平，則設(shè)備連接成功，DFP設(shè)備或者DRP設(shè)備可以輸出的電流為1.5A，控制器302將時序脈沖信號SW維持低電平。

當DFP設(shè)備或者DRP設(shè)備的電流源配置為80μA時，第五電平為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，并且第四電平為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的低電平，則設(shè)備連接成功，DFP設(shè)備或者DRP設(shè)備可以輸出的電流為0.5A，控制器302將時序脈沖信號SW維持低電平。

控制器302通過分析第三比較器U3或第四比較器U4或第五比較器U5輸出的電平而知悉可以從DFP設(shè)備或者DRP設(shè)備獲取到多大電流，因此，本實施例提供的USB Type-C接口電路具有識別出相應(yīng)的廣播電流能力。

下面以第一信號端CC1接入UPF設(shè)備為例子，詳細介紹本實施例USB Type-C接口電路的工作原理。

圖4a是圖4所示的USB Type-C接口電路插入UPF設(shè)備的時序圖。請結(jié)合圖4和圖4a，在t1之前，USB Type-C接口電路的第一信號端CC1尚未接入UPF設(shè)備，由于第一信號端CC1和第二信號端CC2的時序和時序脈沖信號SW一直，因此，當SW為高電平時，CC1和CC2均為高電平，當SW為低電平時，CC1和CC2均為低電平。假如CC1的電平高于CC2的電平，在t1之前，OUT6的信號為高電平(假如CC1的電平低于CC2的電平，那么在t1之前，OUT6的信號為低電平)。DIR信號為OUT6信號與SW的異或門輸出，因此，在t1之前，DIR的信號與SW的信號邏輯相反，當SW為高電平時，DIR為低電平，當SW信號為低電平時，DIR信號為高電平。在t1之前，當DIR為高電平時，CC信號連到CC1，由于此時CC1為低電平，因此第一比較器的輸出信號OUT1和第二比較器OUT2的輸出為低電平，當DIR信號為低電平時，CC信號連到CC2，此時由于CC2是高電平，因此第一比較器的輸出信號OUT1和第二比較器OUT2的輸出為高電平。

在t1時刻，假設(shè)在第一信號端CC1插入UPF設(shè)備，此時SW為高電平，第一電流源流過UFP設(shè)備的下拉電阻，將第一信號端CC1的電平拉低，此時由于CC線與第一信號端CC1連接，即第一節(jié)點電壓接入比較模塊，CC的電平被拉低，因此第一比較器的輸出信號OUT1和第二比較器OUT2的輸出從高電平跳到低電平，說明設(shè)備連接成功，此時SW信號電平不再發(fā)生變化，繼續(xù)保持高電平。第二信號端CC2由于沒有設(shè)備插入，繼續(xù)保持高電平。此時CC2的電平高于CC1，因此OUT6信號變低。DIR信號為OUT6信號為SW信號的異或輸出，此時跳變?yōu)楦唠娖健?/p>

下面再以第一信號端CC1接入DPF設(shè)備為例子，詳細介紹本實施例USB Type-C接口電路的工作原理。

圖4b是圖4所示的USB Type-C接口電路插入DPF設(shè)備的時序圖。請結(jié)合圖4和圖4b，在t1之前，沒有設(shè)備插入，CC1和CC2受SW信號的控制，時序與SW一致，當SW為高電平時，CC1和CC2都為高電平，當SW為低電平時，CC1和CC2都為低電平。假如CC1的電平高于CC2的電平，那么在t1之前，OUT6的信號為高電平(假如CC1的電平低于CC2的電平，那么在t1之前，OUT6的信號為低電平)。DIR信號為OUT6信號與SW的異或門輸出，所以在t1之前，DIR的信號與SW的信號邏輯相反，當SW為高電平時，DIR為低電平，當SW信號為低電平時，DIR信號為高電平。在t1之前，當DIR為高電平時，CC信號連到CC1，由于此時CC1為低電平，所以第三比較器輸出的OUT3、第四比較器輸出的OUT4以及第五比較器輸出的OUT5均為低電平。當DIR信號為低電平時，CC信號連到CC2，此時由于CC2是高電平，所以O(shè)UT3，OUT4，OUT5的輸出均為高電平。

在t1時刻，假設(shè)在CC1端口有DFP設(shè)備插入，此時SW為低電平，CC1端口通過Rd1電阻接地，由于有DFP設(shè)備插入，因此DFP設(shè)備的電流源將會流過Rd1的電阻，將CC1端口的電平抬高，該抬高的電平與第三比較器，第四比較器和第五比較器的參考電壓進行比較，當OUT3的電平為高并持續(xù)t_CCDEBOUNCE時，說明設(shè)備已經(jīng)連接成功，并且識別出DFP設(shè)備的廣播電流能力為3A。當OUT4的電平為高并持續(xù)t_CCDEBOUNCE時，說明設(shè)備已經(jīng)連接成功，并且識別出DFP設(shè)備的廣播電流能力為1.5A。當OUT5的電平為高并持續(xù)t_CCDEBOUNCE時，說明設(shè)備已經(jīng)連接成功，并且識別出DFP設(shè)備的廣播電流能力為0.5A。設(shè)備連接成功，此時SW信號電平不再發(fā)生變化，繼續(xù)保持低電平。CC2的端口由于沒有設(shè)備插入，繼續(xù)維持低電平。此時CC1的電平高于CC2，所以O(shè)UT6信號為高。DIR信號為OUT6信號為SW信號的異或輸出，此時跳變?yōu)楦唠娖健?/p>

同理可得，第二信號端CC2接入UFP或DFP設(shè)備時的工作原理同上所述，在此不贅述。

在本實施例中，一方面，該USB Type-C接口電路能夠根據(jù)外接設(shè)備的類型，和外接設(shè)備成功握手，即識別出UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，另一方面，外接設(shè)備能夠隨意變換地連接第一信號端或者第二信號端，該USB Type-C接口電路能夠及時響應(yīng)于該變換，因此，該USB Type-C接口電路識別出外接設(shè)備的插入方向。

圖5是本實用新型另一實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖。如圖5所示，本實施例和上述實施例的不同點在于，本實施例的比較模塊50包括第一單刀雙擲開關(guān)S1、第一比較器501以及第二比較器502。

第一單刀雙擲開關(guān)S1包括第一開關(guān)輸入端S11、第二開關(guān)輸入端S12、第一開關(guān)輸出端S13以及第一控制端S14，第一開關(guān)輸入端S11接入第一節(jié)點電壓，第二開關(guān)輸入端S12接入第二節(jié)點電壓，第一開關(guān)控制端S14接入邏輯控制信號。

第一比較器501的第一同相輸入端和第一開關(guān)輸出端S13連接，第一反相輸入端接入第一Type-C標準電壓V1，第一比較器501根據(jù)第一Type-C標準電壓V1和第一節(jié)點電壓或者根據(jù)第一Type-C標準電壓V1和第二節(jié)點電壓，從第一比較輸出端向控制器輸出第一電平信號。

第二比較器502的第二反相輸入端和第一開關(guān)輸出端S13連接，第二同相輸入端接入第二Type-C標準電壓V2，第二比較器502根據(jù)第二Type-C標準電壓和第一節(jié)點電壓或者根據(jù)第二Type-C標準電壓和第二節(jié)點電壓，從第二比較輸出端向控制器輸出第二電平信號。

當外接設(shè)備是DFP設(shè)備或DRP設(shè)備，第一Type-C標準電壓為1.23V，第二Type-C標準電壓為0.66V時，第一電平信號為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，則設(shè)備連接成功，DFP設(shè)備或者DRP設(shè)備可以輸出的電流為3A，控制器將時序脈沖信號維持低電平，或者，第一電平信號為在維持時間t_CCDEBOUNCE的范圍內(nèi)輸出低電平，第二電平信號在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，則設(shè)備連接成功，DFP設(shè)備或者DRP設(shè)備可以輸出的電流為1.5A，控制器將時序脈沖信號維持低電平。

當外接設(shè)備是DFP設(shè)備或DRP設(shè)備，第一Type-C標準電壓為0.66V，第二Type-C標準電壓為0.2V時，第一電平信號為在維持時間t_CCDEBOUNCE內(nèi)持續(xù)輸出的高電平，則設(shè)備連接成功，控制器將時序脈沖信號維持低電平，或者，第一電平信號為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的低電平，并且第二電平信號為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，則設(shè)備連接成功，DFP設(shè)備或者DRP設(shè)備可以輸出的電流為0.5A，控制器將時序脈沖信號維持低電平。

當外接設(shè)備是UFP設(shè)備或DRP設(shè)備，第一Type-C標準電壓為1.6V，第二Type-C標準電壓為2.6V時，第一電平信號為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的高電平，第二電平信號為在維持時間內(nèi)持續(xù)輸出高電平，則設(shè)備連接成功，控制器將時序脈沖信號維持高電平，并且說明此時的電流廣播能力為1.5A或0.5AA，或者，第一電平信號為在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出的低電平，第二電平信號在維持時間t_CCDEBOUNCE的范圍內(nèi)持續(xù)輸出高電平，則設(shè)備連接成功，控制器將時序脈沖信號維持高電平，并且說明此時的電流廣播能力為3AA。如果第一電平信號為低，第二電平信號也為低，則說明沒有設(shè)備插入，連接不成功。

本實施例提供的USB Type-C接口電路不僅能夠識別出外接設(shè)備的類型和插入方向，并且還能夠判斷出相應(yīng)的廣播電流能力。

圖6是本實用新型另一實施例提供的一種USB Type-C接口電路的原理框圖。如圖6所示，本實施例和第一實施例的區(qū)別在于：邏輯電路輸出的邏輯控制信號不是直接控制比較模塊接入第一節(jié)點電壓或者第二節(jié)點電壓，而是邏輯電路產(chǎn)生第一電平信號，并且控制器接收該第一電平信號，并且根據(jù)該第一電平信號輸出第二電平信號，以便控制比較模塊接入第一節(jié)點電壓或者第二節(jié)點電壓。

具體的，第一電流源電路601分別與第一信號端CC1和控制器602連接?？刂破?02輸出時序脈沖信號SW，其中，該時序脈沖信號SW為Type-C協(xié)議規(guī)定的典型周期，具體的，該時序脈沖信號SW為75毫秒的方波。第二電流源電路603分別與第二信號端CC2和控制器602連接。第一電流源電路601和第二電流源電路603同時接收控制器602發(fā)送的時序脈沖信號SW，并且第一電流源電路601根據(jù)該時序脈沖信號SW，在和第一信號端CC1連接的第一節(jié)點10A輸出第一節(jié)點電壓，第二電流源電路603根據(jù)時序脈沖信號SW，在和第二信號端CC2連接的第二節(jié)點10B輸出第二節(jié)點電壓。

當?shù)谝恍盘柖薈C1和第二信號端CC2均未接入外接設(shè)備時，第一節(jié)點電壓的時序和第二節(jié)點電壓的時序均和時序脈沖信號相同。當?shù)谝恍盘柖薈C1接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號為高電平時，第一節(jié)點電壓由高電平跳變成低電平，第二節(jié)點電壓保持高電平。當?shù)谝恍盘柖薈C1接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號為低電平時，第一節(jié)點電壓由低電平跳變成高電平，第二節(jié)點電壓保持低電平。當?shù)诙盘柖薈C2接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號為高電平時，第二節(jié)點電壓由高電平跳變成低電平，第一節(jié)點電壓保持高電平。當?shù)诙盘柖薈C2接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號為低電平時，第二節(jié)點電壓由低電平跳變成高電平，第一節(jié)點電壓保持低電平。

邏輯電路604分別和第一節(jié)點、第二節(jié)點以及控制器602連接，用于根據(jù)第一節(jié)點電壓和第二節(jié)點電壓，輸出第一電平信號，控制器602根據(jù)第一電平信號，輸出第二電平信號。

比較模塊605的輸入端和邏輯電路604連接，輸出端和控制器602連接，用于根據(jù)第二電平信號，接入第一節(jié)點電壓或者第二節(jié)點電壓。在該過程中，一方面，該USB Type-C接口電路能夠根據(jù)外接設(shè)備的類型，和外接設(shè)備成功握手，即識別出UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，另一方面，外接設(shè)備能夠隨意變換地連接第一信號端或者第二信號端，該USB Type-C接口電路能夠及時響應(yīng)于該變換，因此，該USB Type-C接口電路識別出外接設(shè)備的插入方向。

當?shù)谝恍盘柖薈C1接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，邏輯電路604輸出的第一電平信號為低電平信號，以使控制器602輸出的第二電平信號為高電平，并且將比較模塊605接入第一節(jié)點電壓。

當?shù)谝恍盘柖薈C1接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，邏輯電路604輸出的第一電平信號為高電平信號，以使控制器602輸出的第二電平信號為高電平，并且將比較模塊605接入第一節(jié)點電壓。

當?shù)诙盘柖薈C2接入UFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為高電平時，邏輯電路604輸出的第一電平信號為高電平信號，以使控制器602輸出的第二電平信號為低電平，并且將比較模塊605接入第二節(jié)點電壓。

當?shù)诙盘柖薈C2接入DFP設(shè)備或DRP設(shè)備，并且時序脈沖信號SW為低電平時，邏輯電路604輸出的第一電平信號為低電平信號，以使控制器602輸出的第二電平信號為低電平，并且將比較模塊605接入第二節(jié)點電壓。

圖7是本實用新型另一實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖。如圖7所示，比較模塊605包括第一單刀雙擲開關(guān)S1、第一比較器U1、第二比較器U2、第三比較器U3、第四比較器U4以及第五比較器U5。

第一單刀雙擲開關(guān)S1包括第一開關(guān)輸入端、第二開關(guān)輸入端、第一開關(guān)輸出端以及第一開關(guān)控制端，第一開關(guān)輸入端接入第一節(jié)點電壓，所述第二開關(guān)輸入端接入第二節(jié)點電壓，第一開關(guān)控制端接入第二電平信號。

第一比較器U1的第一反相輸入端和第一開關(guān)輸出端連接，第一同相輸入端接入第一Type-C標準電壓，第一比較輸出端向控制器602輸出第三電平。

第二比較器U2的第二反相輸入端和所述第一開關(guān)輸出端連接，第二同相輸入端接入第二Type-C標準電壓，第二比較輸出端向控制器602輸出第四電平。

當?shù)谌娖綖樵诰S持時間的范圍內(nèi)持續(xù)輸出的高電平，則控制器602將時序脈沖信號維持高電平；當?shù)谒碾娖綖樵诰S持時間的范圍內(nèi)持續(xù)輸出的高電平，則控制器602將時序脈沖信號維持高電平。

第三比較器U3的第三同相輸入端和第一開關(guān)輸出端連接，第三反相輸入端接入第三Type-C標準電壓，第三比較輸出端向控制器602輸出第五電平。

第四比較器U4的第四同相輸入端和第一開關(guān)輸出端連接，第四反相輸入端接入第四Type-C標準電壓，第四比較輸出端向控制器602輸出第六電平。

第五比較器U5的第五同相輸入端和第一開關(guān)輸出端連接，第五反相輸入端接入第五Type-C標準電壓，第五比較輸出端向控制器602輸出第七電平。

當?shù)谖咫娖綖樵诰S持時間的范圍內(nèi)持續(xù)輸出的高電平，則控制器602將時序脈沖信號維持低電平。當?shù)诹娖綖樵诰S持時間的范圍內(nèi)持續(xù)輸出的高電平，并且第五電平為在維持時間的范圍內(nèi)持續(xù)輸出的低電平，則控制器602將時序脈沖信號維持低電平；當?shù)谄唠娖綖樵诰S持時間的范圍內(nèi)持續(xù)輸出的高電平，并且第六電平為在維持時間的范圍內(nèi)持續(xù)輸出的低電平，則控制器602將時序脈沖信號維持低電平。

在本實施例中，一方面，該USB Type-C接口電路能夠根據(jù)外接設(shè)備的類型，和外接設(shè)備成功握手，即識別出UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，另一方面，外接設(shè)備能夠隨意變換地連接第一信號端或者第二信號端，該USB Type-C接口電路能夠及時響應(yīng)于該變換，因此，該USB Type-C接口電路識別出外接設(shè)備的插入方向。

圖8是本實用新型另一實施例提供的一種USB Type-C接口電路的結(jié)構(gòu)示意圖。如圖8所示，本實施例和上述實施例的不同點在于，本實施例比較模塊80包括第一單刀雙擲開關(guān)S1、第一比較器801以及第二比較器802。

在本實施例中，第一單刀雙擲開關(guān)S1包括第一開關(guān)輸入端、第二開關(guān)輸入端、第一開關(guān)輸出端以及第一開關(guān)控制端，第一開關(guān)輸入端接入第一節(jié)點電壓，第二開關(guān)輸入端接入第二節(jié)點電壓，第一開關(guān)控制端接入第二電平信號。

在本實施例中，第一比較器801的第一同相輸入端和第一開關(guān)輸出端連接，第一反相輸入端接入第一Type-C標準電壓，第一比較器根據(jù)第一Type-C標準電壓和第一節(jié)點電壓或者根據(jù)第一Type-C標準電壓和第二節(jié)點電壓，從第一比較輸出端向控制器輸出第三電平信號。

第二比較器802的第二反相輸入端和第一開關(guān)輸出端連接，第二同相輸入端接入第二Type-C標準電壓，第二比較器根據(jù)第二Type-C標準電壓和第一節(jié)點電壓或者根據(jù)第二Type-C標準電壓和第二節(jié)點電壓，從第二比較輸出端向控制器輸出第四電平信號。

當外接設(shè)備是DFP設(shè)備或DRP設(shè)備，第一Type-C標準電壓為1.23V，第二Type-C標準電壓為0.66V時，第三電平信號為在維持時間的范圍內(nèi)持續(xù)輸出的高電平，則控制器將時序脈沖信號維持低電平，或者，第三電平信號為在維持時間的范圍內(nèi)輸出的低電平而第四電平信號為在維持時間的范圍內(nèi)持續(xù)輸出的高電平，則控制器將所述時序脈沖信號維持低電平。

當外接設(shè)備是DFP設(shè)備或DRP設(shè)備，第一Type-C標準電壓為0.66V，第二Type-C標準電壓為0.2V時，第三電平信號為在維持時間內(nèi)持續(xù)輸出的高電平，則控制器將所述時序脈沖信號維持低電平，或者，第三電平信號為在維持時間的范圍內(nèi)持續(xù)輸出的低電平，并且第四電平信號在維持時間的范圍內(nèi)持續(xù)輸出的高電平，則控制器將時序脈沖信號維持低電平。

當外接設(shè)備是UFP設(shè)備或DRP設(shè)備，所述第一Type-C標準電壓為1.6V，所述第二Type-C標準電壓為2.6V時，所述第三電平信號在維持時間的范圍內(nèi)持續(xù)輸出的高電平，則所述控制器將所述時序脈沖信號維持高電平，或者，所述第三電平信號為在維持時間的范圍內(nèi)持續(xù)輸出的低電平，所述第四電平信號為在維持時間內(nèi)持續(xù)輸出高電平,則所述控制器將所述時序脈沖信號維持高電平。

在本實施例中，一方面，該USB Type-C接口電路能夠根據(jù)外接設(shè)備的類型，和外接設(shè)備成功握手，即識別出UFP設(shè)備或DFP設(shè)備或DRP設(shè)備，另一方面，外接設(shè)備能夠隨意變換地連接第一信號端或者第二信號端，該USB Type-C接口電路能夠及時響應(yīng)于該變換，因此，該USB Type-C接口電路識別出外接設(shè)備的插入方向。

在各個實施例中，控制器可以是通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯器件、分立門或晶體管邏輯、分立的硬件組件或者這些部件的任何組合。還有，此處的控制器可以是任何傳統(tǒng)處理器、微處理器、微控制器或狀態(tài)機。處理器也可以被實現(xiàn)為計算設(shè)備的組合，例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器結(jié)合DSP核、或任何其它這種配置。

以上所述僅為本實用新型的實施方式，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實用新型的專利保護范圍內(nèi)。