本實用新型涉及電子設(shè)備技術(shù)領(lǐng)域，特別涉及一種監(jiān)控電源掉電自動快速放電電路及方法。

背景技術(shù)：

隨著半導(dǎo)體工藝的高速發(fā)展，當(dāng)前消費類電子集成的功能和接口越來越多。由于各個功能模塊和接口的通信協(xié)議都不一樣，造成了各個功能模塊需求的電源電壓和電流都不盡相同，因此在一塊板子上經(jīng)常有多路電源的存在?，F(xiàn)在的高速電路中電源的上電時序往往比較容易實現(xiàn)，然后意外斷電和復(fù)位時的下電時序經(jīng)常因為電源的放電不完全導(dǎo)致CPU工作出現(xiàn)異常。所以高速電路板中就需要一種能夠監(jiān)控電源掉電且能自動快速放電的電路。

在很多高速電路板中，電源的下電放電是靠與DC-DC(直流轉(zhuǎn)直流)電源芯片內(nèi)部集成的肖特基二極管來實現(xiàn)。這種電路的優(yōu)點是電路簡單，沒有增加額外的電路成本。但是僅靠自身的肖特基二極管放電，在有大輸出電容的環(huán)境中，這種放電速度還是偏慢。為了加快放電速度，通常會在電源輸出端上接一個可控NMOS管來增加放電通道。這種電路的優(yōu)點是僅增加少量的電路即可增加一個電源的放電通道，且速度較快。但是由于NMOS管(N溝道MOS管)的柵極需要額外的信號來控制，所以放電響應(yīng)不及時。

不管是利用DC-DC芯片本身集成的肖特基二極管來實現(xiàn)電源的下電放電，還是利用輸出電源并聯(lián)一個可控NMOS管進(jìn)行下電放電。他們共同的缺點是無法對輸出的電源電壓進(jìn)行監(jiān)控、且放電響應(yīng)不及時。當(dāng)出現(xiàn)意外掉電時可能因為DCDC輸出端的殘壓造成CPU(中央處理器單元)誤讀寫導(dǎo)致系統(tǒng)異常。

技術(shù)實現(xiàn)要素：

本實用新型要解決的技術(shù)問題，在于提供種監(jiān)控電源掉電自動快速放電 電路，實現(xiàn)DC-DC電源芯片輸出電源的殘壓自動快速放電，且能夠?qū)崿F(xiàn)對其輸出電壓的監(jiān)控。

本實用新型是這樣實現(xiàn)的：一種監(jiān)控電源掉電自動快速放電電路，包括帶手動復(fù)位功能的開關(guān)、電壓監(jiān)控芯片U1、DC-DC電源芯片、上拉電阻電路、MOS管Q1、以及放電電路，所述帶手動復(fù)位功能的開關(guān)、DC-DC電源芯片、MOS管Q1均與所述電壓監(jiān)控芯片U1連接，所述上拉電阻電路分別與電壓監(jiān)控芯片U1、MOS管Q1、DC-DC電源芯片連接；所述放電電路分別與電壓監(jiān)控芯片U1、MOS管Q1、DC-DC電源芯片連接。

進(jìn)一步的，所述放電電路包括電容C1、電容C2、MOS管Q2、以及電阻R2，所述上拉電阻電路包括電阻R1和電阻R3，所述帶手動復(fù)位功能的開關(guān)的MANUAL_RESET管腳與電壓監(jiān)控芯片U1的MR管腳連接，所述DC-DC電源芯片的DCDC_3V3_OUTPUT管腳與電壓監(jiān)控芯片U1的VCC管腳連接，所述電壓監(jiān)控芯片U1的GND管腳接信號地，所述電壓監(jiān)控芯片U1的RESET管腳與MOS管Q1的柵極連接，所述DC-DC電源芯片的使能腳DCDC_EN與所述MOS管Q1的柵極連接；所述MOS管Q1的漏極接信號地，所述MOS管Q1的源極經(jīng)過電阻R1與所述DC-DC電源芯片的DCDC_3V3_OUTPUT管腳連接；所述MOS管Q1的源極經(jīng)過電阻R3與所述MOS管Q2的柵極連接；所述電容C1的一端與MOS管Q2的柵極連接，電容C1的另一端接信號地；所述MOS管Q2的源極經(jīng)過電阻R2與所述電容C2的一端連接；所述MOS管Q2的漏極與所述電容C2的另一端連接。

本實用新型的優(yōu)點在于：本實用新型采用新的設(shè)計思路，整個過程都是硬件自動完成，無需軟件控制，這就省去了軟件開發(fā)成本。又因為對各路電源殘壓進(jìn)行及時有效的快速放電，從而保證了CPU正確讀寫操作，進(jìn)而實現(xiàn)系統(tǒng)的穩(wěn)定可靠運行。系統(tǒng)的穩(wěn)定可靠可以提高產(chǎn)品的質(zhì)量，減少客戶投訴，提高企業(yè)效益。

附圖說明

下面參照附圖結(jié)合實施例對本實用新型作進(jìn)一步的說明。

圖1是本實用新型電路的結(jié)構(gòu)示意圖。

圖2是本實用新型電路的詳細(xì)結(jié)構(gòu)示意圖。

具體實施方式

請參閱圖1和圖2所示，一種監(jiān)控電源掉電自動快速放電電路，包括帶手動復(fù)位功能的開關(guān)、電壓監(jiān)控芯片U1、DC-DC電源芯片、上拉電阻電路、MOS管Q1、以及放電電路，所述帶手動復(fù)位功能的開關(guān)、DC-DC電源芯片、MOS管Q1均與所述電壓監(jiān)控芯片U1連接，所述上拉電阻電路分別與電壓監(jiān)控芯片U1、MOS管Q1、DC-DC電源芯片連接；所述放電電路分別與電壓監(jiān)控芯片U1、MOS管Q1、DC-DC電源芯片連接。

所述放電電路包括電容C1、電容C2、MOS管Q2、以及電阻R2，所述上拉電阻電路包括電阻R1和電阻R3，所述帶手動復(fù)位功能的開關(guān)的MANUAL_RESET管腳與電壓監(jiān)控芯片U1的MR管腳連接，所述DC-DC電源芯片的DCDC_3V3_OUTPUT管腳與電壓監(jiān)控芯片U1的VCC管腳連接，所述電壓監(jiān)控芯片U1的GND管腳接信號地，所述電壓監(jiān)控芯片U1的RESET管腳與MOS管Q1的柵極連接，所述DC-DC電源芯片的使能腳DCDC_EN與所述MOS管Q1的柵極連接；所述MOS管Q1的漏極接信號地，所述MOS管Q1的源極經(jīng)過電阻R1與所述DC-DC電源芯片的DCDC_3V3_OUTPUT管腳連接；所述MOS管Q1的源極經(jīng)過電阻R3與所述MOS管Q2的柵極連接；所述電容C1的一端與MOS管Q2的柵極連接，電容C1的另一端接信號地；所述MOS管Q2的源極經(jīng)過電阻R2與所述電容C2的一端連接；所述MOS管Q2的漏極與所述電容C2的另一端連接。

本實用新型的工作原理如下：電壓監(jiān)控芯片U1的GND管腳接地。電壓監(jiān)控芯片U1的MR管腳接一個手動復(fù)位輸入信號(MANUAL_RESET)。電壓監(jiān)控芯片U1的VCC管腳接DC-DC電源芯片的輸出端DCDC_3V3_OUTPUT對3.3V電壓進(jìn)行實時監(jiān)控；電壓監(jiān)控芯片U1的RESET管腳接MOS管Q1的柵極和DC-DC電源芯片的使能腳DCDC_EN并接100K電阻上拉至DC-DC電源芯片的輸出端3.3V；系統(tǒng)正常工作時RESET引腳上拉高電平，DC-DC電源芯片使能，MOS管Q1導(dǎo)通，MOS管Q1漏極下拉對地輸出低電平，MOS管Q2柵極此時為低電平截止，DC-DC電源芯片輸出穩(wěn)定的3.3V；其中MOS管Q2的柵極信號(DISCHARGE_EN)可以接到并聯(lián)在其他電源的NMOS管的柵極，從而實現(xiàn)多路電源放電的統(tǒng)一控制，電容C1有去耦和濾波的作用。當(dāng)系統(tǒng)出現(xiàn)意外掉電電壓監(jiān)控芯片U1的VCC_OUTPUT低于電壓監(jiān)控芯片U1預(yù)設(shè)的2.63V時， 電壓監(jiān)控芯片U1的RESET腳輸出低電平，DC-DC電源芯片使能關(guān)閉，MOS管Q1截止，MOS管Q2柵極接電阻R1和電阻R3上拉到3.3V并導(dǎo)通，DC-DC電源芯片的DCDC_3V3_OUTPUT輸出端的電容C2殘壓電流通過電阻R2和MOS管Q2的導(dǎo)通內(nèi)阻迅速放電。其中，所述電容C1有去耦和濾波的作用。因為監(jiān)控芯片的VCC直接接在DCDC_3V3_OUTPUT的3.3V上，且沒有軟件的控制，所以整個過程都是自動快速可恢復(fù)。

雖然以上描述了本實用新型的具體實施方式，但是熟悉本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，我們所描述的具體的實施例只是說明性的，而不是用于對本實用新型的范圍的限定，熟悉本領(lǐng)域的技術(shù)人員在依照本實用新型的精神所作的等效的修飾以及變化，都應(yīng)當(dāng)涵蓋在本實用新型的權(quán)利要求所保護(hù)的范圍內(nèi)。