本申請(qǐng)涉及計(jì)算機(jī)技術(shù)，尤其涉及一種主板及計(jì)算機(jī)設(shè)備。

背景技術(shù)：

通常情況下，為提升運(yùn)算速率等，在主板上設(shè)置雙處理器。具體的，通過(guò)超傳輸(Hyper Transport，HT)接口將兩個(gè)8核的處理器互聯(lián)起來(lái)，組成一個(gè)16核的系統(tǒng)。兩個(gè)8核的處理器中，其中之一通過(guò)HT接口連接北橋芯片，通過(guò)北橋芯片連接外設(shè)從而實(shí)現(xiàn)對(duì)外的數(shù)據(jù)訪(fǎng)問(wèn)。

相較于8核處理器，4核處理器的單處理器性能較高，在數(shù)據(jù)處理方面能夠滿(mǎn)足一般的桌面級(jí)應(yīng)用，4核處理器被廣泛的應(yīng)用于各種領(lǐng)域。然而，由于4核處理器在多任務(wù)處理方面并不具有優(yōu)勢(shì)，例如，在服務(wù)器領(lǐng)域。此時(shí)，若采用4核處理器設(shè)置主板，則僅能做到單板8核系統(tǒng)，依舊無(wú)法滿(mǎn)足服務(wù)器領(lǐng)域多任務(wù)并發(fā)處理的需求。

因此，如何采用4核處理器設(shè)置主板，滿(mǎn)足多任務(wù)并發(fā)處理的需求，實(shí)為業(yè)界亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本申請(qǐng)?zhí)峁┮环N主板及計(jì)算機(jī)設(shè)備，通過(guò)在主板上設(shè)置四個(gè)N核處理器，實(shí)現(xiàn)單板4×N核系統(tǒng)，從而滿(mǎn)足多任務(wù)并發(fā)處理的需求。

第一方面，本申請(qǐng)?zhí)峁┮环N主板，包括：4×N核的數(shù)據(jù)處理模塊與數(shù)據(jù)訪(fǎng)問(wèn)模塊，其中，所述4×N核的數(shù)據(jù)處理模塊包括四個(gè)N核處理器，所述四個(gè)N核處理器依次連接形成環(huán)狀網(wǎng)絡(luò)，所述環(huán)狀網(wǎng)絡(luò)中，相鄰的兩個(gè)N核處理器通過(guò)第一超傳輸HT接口互聯(lián)，不相鄰的兩個(gè)N核處理器通過(guò)第二HT接口連接；所述四個(gè)N核處理器中的其中一個(gè)N核處理器通過(guò)第二HT接口與所述數(shù)據(jù)訪(fǎng)問(wèn)模塊連接，其中，N≥2。

在一種可行的實(shí)現(xiàn)方式中，所述數(shù)據(jù)訪(fǎng)問(wèn)模塊包括第一橋片，所述四個(gè)N核處理器中的其中一個(gè)N核處理器通過(guò)第二HT接口與所述第一橋片連接。

在一種可行的實(shí)現(xiàn)方式中，所述數(shù)據(jù)訪(fǎng)問(wèn)模塊還包括網(wǎng)卡芯片，所述網(wǎng)卡芯片與所述第一橋片連接。

在一種可行的實(shí)現(xiàn)方式中，所述數(shù)據(jù)訪(fǎng)問(wèn)模塊還包括迷你PCIE插槽，所述迷你PCIE插槽與所述第一橋片連接。

在一種可行的實(shí)現(xiàn)方式中，所述數(shù)據(jù)訪(fǎng)問(wèn)模塊還包括遠(yuǎn)程控制插卡，所述遠(yuǎn)程控制插卡與所述第一橋片連接。

在一種可行的實(shí)現(xiàn)方式中，所述N＝4。

在一種可行的實(shí)現(xiàn)方式中，所述N核處理器具體為龍芯處理器。

第二方面，本申請(qǐng)?zhí)峁┮环N計(jì)算機(jī)設(shè)備，包括如上第一個(gè)方面或第一個(gè)方面的任一種可能的實(shí)現(xiàn)方式實(shí)現(xiàn)的計(jì)算機(jī)設(shè)備。

本申請(qǐng)?zhí)峁┑闹靼寮坝?jì)算機(jī)設(shè)備，包括4×N核的數(shù)據(jù)處理模塊與數(shù)據(jù)訪(fǎng)問(wèn)模塊，其中，4×N核的數(shù)據(jù)處理模塊包括四個(gè)N核處理器，四個(gè)N核處理器依次連接形成環(huán)狀網(wǎng)絡(luò)，環(huán)狀網(wǎng)絡(luò)中，相鄰的兩個(gè)N核處理器通過(guò)第一超傳輸HT接口互聯(lián)，不相鄰的兩個(gè)N核處理器通過(guò)第二HT接口連接；四個(gè)N核處理器中的其中一個(gè)N核處理器通過(guò)第二HT接口與數(shù)據(jù)訪(fǎng)問(wèn)模塊連接。該主板中，通過(guò)在主板上設(shè)置四個(gè)N核處理器，實(shí)現(xiàn)單板4×N核系統(tǒng)，從而滿(mǎn)足多任務(wù)并發(fā)處理的需求。

附圖說(shuō)明

圖1為本申請(qǐng)主板實(shí)施例一的結(jié)構(gòu)示意圖；

圖2為本申請(qǐng)主板實(shí)施例二的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本申請(qǐng)實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾?qǐng)中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本申請(qǐng)保護(hù)的范圍。以下內(nèi)容為結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本申請(qǐng)申請(qǐng)的具體實(shí)施方式、結(jié)構(gòu)、特征及其功效的詳細(xì)說(shuō)明。

本申請(qǐng)的說(shuō)明書(shū)和權(quán)利要求書(shū)及上述附圖中的術(shù)語(yǔ)“第一”、“第二”、“第三”、“第四”等(如果存在)是用于區(qū)別類(lèi)似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本申請(qǐng)的實(shí)施例例如能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語(yǔ)“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過(guò)程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒(méi)有清楚地列出的或?qū)τ谶@些過(guò)程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。

圖1為本申請(qǐng)主板實(shí)施例一的結(jié)構(gòu)示意圖。請(qǐng)參照?qǐng)D1，本申請(qǐng)?zhí)峁┑闹靼灏ǎ?×N核的數(shù)據(jù)處理模塊1與數(shù)據(jù)訪(fǎng)問(wèn)模塊2，其中，所述4×N核的數(shù)據(jù)處理模塊1包括四個(gè)N核處理器，所述四個(gè)N核處理器依次連接形成環(huán)狀網(wǎng)絡(luò)，所述環(huán)狀網(wǎng)絡(luò)中，相鄰的兩個(gè)N核處理器通過(guò)第一超傳輸HT接口互聯(lián)，不相鄰的兩個(gè)N核處理器通過(guò)第二HT接口連接；所述四個(gè)N核處理器中的其中一個(gè)N核處理器通過(guò)第二HT接口與所述數(shù)據(jù)訪(fǎng)問(wèn)模塊2連接，其中，N是整數(shù)，且N≥2。

具體的，請(qǐng)參照?qǐng)D1，4×N核的數(shù)據(jù)處理模塊1包括四個(gè)N核處理器，分別為處理器11、處理器12、處理器13與處理器14，四個(gè)N核處理器依次連接形成環(huán)狀網(wǎng)絡(luò)。該環(huán)狀網(wǎng)絡(luò)中，處理器11與處理器12相鄰，則處理器11與處理器12通過(guò)第一超傳輸(Hyper Transport，HT)接口互聯(lián)；同理，處理器12與處理器13相鄰，則處理器12與處理器13通過(guò)第一HT接口互聯(lián)；處理器13與處理器14相鄰，則處理器13與處理器14通過(guò)第一HT接口互聯(lián)；處理器14與處理器11相鄰，則處理器14與處理器11通過(guò)第一HT接口互聯(lián)。另外，處理器11與處理器13不相鄰，則處理器11與處理器13通過(guò)第二HT接口互聯(lián)，同理，處理器12與處理器14通過(guò)第二HT接口互聯(lián)。其中，第一HT接口表示HT0，第二HT接口表示為HT1，HT0與HT1的實(shí)現(xiàn)方式相同，但是結(jié)構(gòu)不同。本申請(qǐng)實(shí)施例中，HT0用于處理器之間的互聯(lián)，HT1除了可以用于處理器之間的互聯(lián)外，還用于連接橋片等。HT0用于處理器之間的互聯(lián)時(shí)，例如，處理器1的HT0的高8位連接處理器2的HT0的低8位，處理器2的高8位與處理器3的低8位連接。

四個(gè)N核處理器中，其中的一個(gè)N核處理器，例如處理器2通過(guò)第二HT接口與數(shù)據(jù)訪(fǎng)問(wèn)模塊2連接。數(shù)據(jù)訪(fǎng)問(wèn)模塊2包括北橋芯片、南橋芯片、遠(yuǎn)程控制插卡等，用于輔助主板實(shí)現(xiàn)對(duì)外數(shù)據(jù)的訪(fǎng)問(wèn)。

當(dāng)主板進(jìn)行數(shù)據(jù)處理時(shí)，四顆N核處理器組成的4×N核系統(tǒng)通過(guò)環(huán)形互聯(lián)的HT0和交叉互聯(lián)的HT1實(shí)現(xiàn)處理器之間的數(shù)據(jù)通信，環(huán)形互聯(lián)與交叉互聯(lián)使得任意兩個(gè)處理器之間的數(shù)據(jù)通路相等，即任意兩個(gè)處理器之間的邏輯距離均為1。主板對(duì)外的輸入輸出(Input Output，IO)全部通過(guò)四個(gè)處理器中的一個(gè)處理器進(jìn)行。該處理器的HT1一端連接4×N核的數(shù)據(jù)處理模塊，另一端連接數(shù)據(jù)訪(fǎng)問(wèn)模塊。

需要說(shuō)明的是，上述的主板僅僅示意出了數(shù)據(jù)處理模塊和數(shù)據(jù)訪(fǎng)問(wèn)模塊，然而本申請(qǐng)并不以此為限制，實(shí)際中，主板還包括雙倍率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Double Data Rate，DDR)等。

本申請(qǐng)?zhí)峁┑闹靼?，包?×N核的數(shù)據(jù)處理模塊與數(shù)據(jù)訪(fǎng)問(wèn)模塊，其中，4×N核的數(shù)據(jù)處理模塊包括四個(gè)N核處理器，四個(gè)N核處理器依次連接形成環(huán)狀網(wǎng)絡(luò)，環(huán)狀網(wǎng)絡(luò)中，相鄰的兩個(gè)N核處理器通過(guò)第一超傳輸HT接口互聯(lián)，不相鄰的兩個(gè)N核處理器通過(guò)第二HT接口連接；四個(gè)N核處理器中的其中一個(gè)N核處理器通過(guò)第二HT接口與數(shù)據(jù)訪(fǎng)問(wèn)模塊連接。該主板中，通過(guò)在主板上設(shè)置四個(gè)N核處理器，實(shí)現(xiàn)單板4×N核系統(tǒng)，從而滿(mǎn)足多任務(wù)并發(fā)處理的需求。

上述實(shí)施例中，N≥2，下面，以N＝4為例對(duì)本申請(qǐng)上述的主板進(jìn)行詳細(xì)說(shuō)明。具體的，可參見(jiàn)圖2，圖2為本申請(qǐng)主板實(shí)施例二的結(jié)構(gòu)示意圖。

請(qǐng)參照?qǐng)D2，在本申請(qǐng)一實(shí)施例中，所述數(shù)據(jù)訪(fǎng)問(wèn)模塊2包括第一橋片21，所述四個(gè)4核處理器中的其中一個(gè)4核處理器通過(guò)第二HT接口與所述第一橋片21連接。例如，處理器12通過(guò)第二HT接口與第一橋片21連接。每個(gè)處理器有兩個(gè)雙倍率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Double Data Rate three dynamic random access memory，DDR3)，分別外接在DDR3雙列直插式存儲(chǔ)模塊(Dual-Inline-Memory-Modules，DIMM)插槽。

再請(qǐng)參照?qǐng)D2，在本申請(qǐng)一實(shí)施例中，第一橋片21例如為北橋芯片，北橋芯片擁有多路高速外設(shè)部件互連(Peripheral Component Interconnect Express，PCIE)接口，該些PCIE接口連接出兩個(gè)PCIE插槽，如圖中PCIE插槽23與PCIE插槽24。另外，該些PCIE接口還連接一個(gè)PCEI網(wǎng)卡，如圖中的網(wǎng)卡芯片22，該網(wǎng)卡芯片可以擴(kuò)展出兩路千兆網(wǎng)口，如圖中注冊(cè)的插座(Registered Jack，RJ)45。

再請(qǐng)參照?qǐng)D2，在本申請(qǐng)一實(shí)施例中，數(shù)據(jù)訪(fǎng)問(wèn)模塊2還包括用來(lái)作為特殊設(shè)備擴(kuò)展的迷你(MINI)PCIE插槽25，第一橋片21的多個(gè)PCIE接口中的一一PCIE接口與第一橋片21連接。

再請(qǐng)參照?qǐng)D2，在本申請(qǐng)一實(shí)施例中，數(shù)據(jù)訪(fǎng)問(wèn)模塊2還包括遠(yuǎn)程控制插卡26，第一橋片21包括的多個(gè)PCIE接口中的一個(gè)PCIE接口與第一橋片21連接。該遠(yuǎn)程控制插卡26例如為基板管理控制器(Baseboard Management Controller，BMC)插卡，通過(guò)BMC插卡26插入遠(yuǎn)程控制芯片等，并繼續(xù)擴(kuò)展出RJ45等。另外，BMC插卡26上還可以設(shè)置視頻圖像陣列(Video Graphics Array，VGA)接口等，通過(guò)VGA接口連接PI3V512?？蛇x的，第一橋片21上也可以設(shè)置VGA接口，通過(guò)VGA接口連接第一橋片21與PI3V512等。

再請(qǐng)參照?qǐng)D2，在本申請(qǐng)一實(shí)施例中，第一橋片21上還可以設(shè)置顯存27等。

另外，再請(qǐng)參照?qǐng)D2，第一橋片21還與第二橋片28連接，第二橋片28例如為南橋芯片。通過(guò)第二橋片28，擴(kuò)展出通用串行總線(xiàn)(Universal Serial Bus，USB)接口，如圖中USB接口30。另外，還可以通過(guò)第二橋片28擴(kuò)展出串行高級(jí)技術(shù)附件(Serial Advanced Technology Attachment，SATA)接口31。

可選的，上述實(shí)施例中，N核處理具體為龍芯處理器，例如為龍芯3B2000等。

另外，本申請(qǐng)?jiān)谏鲜鲋靼宓幕A(chǔ)上，還提供一種計(jì)算機(jī)設(shè)備，該計(jì)算機(jī)設(shè)備包括上述任一實(shí)施例實(shí)現(xiàn)的主板，具體架構(gòu)和效果此處不再贅述。

本領(lǐng)域普通技術(shù)人員可以理解：實(shí)現(xiàn)上述各方法實(shí)施例的全部或部分步驟可以通過(guò)程序指令相關(guān)的硬件來(lái)完成。前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。該程序在執(zhí)行時(shí)，執(zhí)行包括上述各方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括：ROM、RAM、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)。

最后應(yīng)說(shuō)明的是：以上各實(shí)施例僅用以說(shuō)明本申請(qǐng)的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本申請(qǐng)進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本申請(qǐng)各實(shí)施例技術(shù)方案的范圍。