本發(fā)明涉及數(shù)據(jù)處理技術(shù)，尤其涉及一種數(shù)據(jù)處理裝置和服務(wù)器。

背景技術(shù)：

目前，深度學(xué)習(xí)是機器學(xué)習(xí)研究中的一個新的領(lǐng)域，是所有高科技研究和開發(fā)中最熱門的領(lǐng)域之一，其動機在于建立、模擬人腦進行分析學(xué)習(xí)的神經(jīng)網(wǎng)絡(luò)，它模仿人腦的機制來解釋數(shù)據(jù)，例如圖像，聲音和文本。

深度學(xué)習(xí)的關(guān)鍵是DNN(Deep Neural Network，深度神經(jīng)網(wǎng)絡(luò))，由于DNN具有深層結(jié)構(gòu)、數(shù)千萬參數(shù)需要學(xué)習(xí)，因此DNN的預(yù)測和訓(xùn)練過程需要巨大的計算能力。通常，通過部署在多個芯片上的計算節(jié)點構(gòu)成DNN，提高DNN的計算能力。

在DNN訓(xùn)練過程中，經(jīng)常需要CPU(中央處理單元)和DNN之間傳輸Broadcast(廣播)消息和Gather(收集)消息?，F(xiàn)有技術(shù)中，是將所有芯片串聯(lián)，構(gòu)成一維芯片鏈，再將CPU與一維芯片鏈中的首芯片連接，Broadcast消息由CPU從一維芯片鏈的首芯片依次傳送到一維芯片鏈的末芯片；Gather消息分別則從一維芯片鏈的末芯片依次傳輸?shù)绞仔酒?，再傳輸給CPU。

在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)一維芯片鏈至少存在以下問題：

當一維芯片鏈包括的芯片個數(shù)較多時，Broadcast和Gather消息分別需要從一維芯片鏈的一端依次傳輸?shù)搅硪欢?，需要?jīng)過較多芯片的轉(zhuǎn)發(fā)，需要較長的消息傳輸時間，從而提升了DNN的數(shù)據(jù)處理時延，降低了DNN的數(shù)據(jù)處理效率。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例所要解決的其中一個技術(shù)問題是，提供一種數(shù)據(jù)處理裝置和服務(wù)器，以減少通信數(shù)據(jù)的傳輸時間，提高數(shù)據(jù)處理效率。

為解決上述技術(shù)問題，根據(jù)本發(fā)明實施例的一個方面，提供一種數(shù)據(jù)處理裝置，包括M行節(jié)點芯片，每行節(jié)點芯片包括N個節(jié)點芯片；所述M行節(jié)點芯片中的首節(jié)點芯片依次連接，形成首列節(jié)點芯片；其中，M、N分別為大于1的整數(shù)；

所述首列節(jié)點芯片中的各首節(jié)點芯片，用于按照從第1行至第M行的順序，依次傳輸處理第一通信數(shù)據(jù)；

所述每行節(jié)點芯片中的各節(jié)點芯片，用于按照從首節(jié)點芯片至末節(jié)點芯片的順序，依次傳輸處理所述第一通信數(shù)據(jù)。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述每行節(jié)點芯片中的各節(jié)點芯片，還用于按照從末節(jié)點芯片至首節(jié)點芯片的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)；

所述首列節(jié)點芯片中的各首節(jié)點芯片，用于按照從第1行至第M行的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述第1行節(jié)點芯片中的首節(jié)點芯片設(shè)置有與主板連接的第一外部接口，用于通過所述第一外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)；

所述第M行節(jié)點芯片中的首節(jié)點芯片設(shè)置有與主板連接的第二外部接口，用于通過所述第二外部接口向主板發(fā)送收集到的所有節(jié)點芯片的第二通信數(shù)據(jù)。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，還包括：

主機節(jié)點芯片，設(shè)置有與主板連接的第三外部接口，并分別與所述第1行和第M行節(jié)點芯片中的首節(jié)點芯片連接，用于通過所述第三外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)并轉(zhuǎn)發(fā)給第1行節(jié)點芯片中的首節(jié)點芯片，以及接收第M行節(jié)點芯片中的首節(jié)點芯片收集的、所有節(jié)點芯片的第二通信數(shù)據(jù)并通過所述第三外部接口轉(zhuǎn)發(fā)給主板。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述每行節(jié)點芯片中的各節(jié)點芯片，還用于按照從末節(jié)點芯片至首節(jié)點芯片的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)；

所述首列節(jié)點芯片中的各首節(jié)點芯片，用于按照從第M行至第1行的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述第1行節(jié)點芯片中的首節(jié)點芯片設(shè)置有與主板連接的第一外部接口，用于通過所述第一外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)，以及向主板發(fā)送收集到的所有節(jié)點芯片的第二通信數(shù)據(jù)。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，還包括：

主機節(jié)點芯片，設(shè)置有與主板連接的第三外部接口，并與所述第1行節(jié)點芯片中的首節(jié)點芯片連接，用于通過所述第三外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)并轉(zhuǎn)發(fā)給第1行節(jié)點芯片中的首節(jié)點芯片，以及接收第1行節(jié)點芯片中的首節(jié)點芯片收集的、所有節(jié)點芯片的第二通信數(shù)據(jù)并通過所述第三外部接口轉(zhuǎn)發(fā)給主板。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述第一通信數(shù)據(jù)包括廣播Broadcast消息，所述Broadcast消息中包括以下任意一項或多項：深度學(xué)習(xí)網(wǎng)絡(luò)模型配置參數(shù)，芯片配置參數(shù)，網(wǎng)絡(luò)訓(xùn)練任務(wù)，匯報請求和請求匯報的任務(wù)；

所述第二通信數(shù)據(jù)包括收集Gather消息，所述Gather消息包括以下任意一項或多項：深度學(xué)習(xí)網(wǎng)絡(luò)模型訓(xùn)練后參數(shù)，進行網(wǎng)絡(luò)訓(xùn)練任務(wù)獲得的訓(xùn)練結(jié)果，網(wǎng)絡(luò)訓(xùn)練任務(wù)的處理狀態(tài)，基于所述匯報請求匯報的任務(wù)。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述M行節(jié)點芯片中的末節(jié)點芯片依次連接，形成末列節(jié)點芯片，所述第1行節(jié)點芯片中的末節(jié)點芯片與所述第M行節(jié)點芯片中的末節(jié)點芯片連接。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述第一通信數(shù)據(jù)包括分發(fā)Distribute數(shù)據(jù)，所述Distribute數(shù)據(jù)包括待處理任務(wù)；

各節(jié)點芯片，還用于按照預(yù)先設(shè)置的策略，對分發(fā)給自己的待處理任務(wù)進行處理；

所述第二通信數(shù)據(jù)包括對待處理任務(wù)進行處理獲得的數(shù)據(jù)處理結(jié)果。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，各節(jié)點芯片上分別設(shè)置有串行器/解串器SERDES接口；具有連接關(guān)系的節(jié)點芯片之間具體通過SERDES接口，采用SERDES通信通道連接；

或者

各節(jié)點芯片上分別設(shè)置有總線和接口標準PCIE接口；具有連接關(guān)系的節(jié)點芯片之間具體通過PCIE接口，采用PCIE通信通道連接。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述外部接口包括PCIE接口。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，還包括分別與各節(jié)點芯片連接的存儲單元。

可選地，上述各實施例的數(shù)據(jù)處理裝置中，所述存儲單元包括雙倍速率同步動態(tài)隨機存儲器DDR、低功率雙倍速率同步動態(tài)隨機存儲器LPDDR、圖形雙倍速率同步動態(tài)隨機存儲器GDDR、高帶寬存儲器HBM、或者混合存儲立方體存儲器HMC。

根據(jù)本發(fā)明實施例的另一個方面，提供一種服務(wù)器，包括主板，所述主板上具有一個以上卡槽，還包括：一個以上如上任一實施例所述的數(shù)據(jù)處理裝置；

所述數(shù)據(jù)處理裝置中設(shè)置有外部接口的節(jié)點芯片以插接方式插入主板上的卡槽中時，設(shè)置有外部接口的節(jié)點芯片通過外部接口與主板進行數(shù)據(jù)交互。

可選地，上述各實施例的服務(wù)器中，所述外部接口為總線和接口標準PCIE接口時，所述卡槽具體為PCIE插槽。

可選地，上述各實施例的服務(wù)器中，還包括與主板連接的、用于與其他服務(wù)器進行數(shù)據(jù)交互的外部通信接口。

可選地，上述各實施例的服務(wù)器中，所述外部通信接口包括以太網(wǎng)接口。

基于本發(fā)明上述實施例的數(shù)據(jù)處理裝置和服務(wù)器，數(shù)據(jù)處理裝置包括M行節(jié)點芯片，每行節(jié)點芯片包括N個節(jié)點芯片，M行節(jié)點芯片中的首節(jié)點芯片依次連接，形成首列節(jié)點芯片；其中，首列節(jié)點芯片中的各首節(jié)點芯片按照從第1行至第M行的順序，依次傳輸處理第一通信數(shù)據(jù)，每行節(jié)點芯片中的各節(jié)點芯片，用于按照從首節(jié)點芯片至末節(jié)點芯片的順序，依次傳輸處理該第一通信數(shù)據(jù)。本發(fā)明實施例的數(shù)據(jù)處理裝置采用了準二維結(jié)構(gòu)，可以通過首列節(jié)點芯片將第一通信數(shù)據(jù)傳輸至各行節(jié)點芯片，在各行節(jié)點芯片中，按照從首節(jié)點芯片至末節(jié)點芯片的順序依次將該第一通信數(shù)據(jù)傳輸給各節(jié)點芯片進行處理，相對于具有相同數(shù)量芯片的現(xiàn)有一維芯片鏈結(jié)構(gòu)，本發(fā)明實施例極大地提高了通信數(shù)據(jù)的傳輸效率，有效降低了通信數(shù)據(jù)在芯片間傳輸所需的時間，從而提高了整個數(shù)據(jù)處理任務(wù)的數(shù)據(jù)處理效率。

上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明實施例的上述和其它目的、特征和優(yōu)點能夠更明顯易懂，以下特舉本發(fā)明的具體實施方式對本發(fā)明的技術(shù)方案做進一步的詳細描述。

附圖說明

通過閱讀下文優(yōu)選實施方式的詳細描述，各種其他的優(yōu)點和益處對于本領(lǐng)域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實施方式的目的，而并不認為是對本發(fā)明的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。在附圖中：

圖1為本發(fā)明數(shù)據(jù)處理裝置一個實施例的結(jié)構(gòu)示意圖。

圖2為本發(fā)明數(shù)據(jù)處理裝置另一實施例的示意圖。

圖3為本發(fā)明數(shù)據(jù)處理裝置又一實施例的示意圖。

圖4為本發(fā)明數(shù)據(jù)處理裝置再一實施例的示意圖。

圖5為本發(fā)明服務(wù)器一個實施例的示意圖。

具體實施方式

現(xiàn)在將參照附圖來詳細描述本發(fā)明的各種示例性實施例。應(yīng)注意到：除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達式和數(shù)值不限制本發(fā)明的范圍。

同時，應(yīng)當明白，為了便于描述，附圖中所示出的各個部分的尺寸并不是按照實際的比例關(guān)系繪制的。

以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發(fā)明及其應(yīng)用或使用的任何限制。

對于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細討論，但在適當情況下，所述技術(shù)、方法和設(shè)備應(yīng)當被視為說明書的一部分。

應(yīng)注意到：相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步討論。

圖1為本發(fā)明數(shù)據(jù)處理裝置一個實施例的結(jié)構(gòu)示意圖。如圖1所示，該實施例的數(shù)據(jù)處理裝置包括M行節(jié)點芯片(Node Chip)，其中的每行節(jié)點芯片包括N個節(jié)點芯片；M行節(jié)點芯片中的首節(jié)點芯片依次連接，形成首列節(jié)點芯片。首列節(jié)點芯片中的各首節(jié)點芯片，用于按照從第1行至第M行的順序，依次傳輸處理第一通信數(shù)據(jù)。每行節(jié)點芯片中的各節(jié)點芯片，用于按照從首節(jié)點芯片至末節(jié)點芯片的順序，依次傳輸處理第一通信數(shù)據(jù)。其中，其中，M、N分別為大于1的整數(shù)。

上述數(shù)據(jù)處理裝置具體可以看作一個準二維結(jié)構(gòu)的芯片陣列，其中的節(jié)點芯片即作為芯片陣列中一個節(jié)點的芯片。在M行節(jié)點芯片中，各行節(jié)點芯片包括的節(jié)點芯片數(shù)量可以相同，也可以不同，即：不同行的N的取值可以相同，也可以不同。

基于本發(fā)明上述實施例的數(shù)據(jù)處理裝置，包括M行節(jié)點芯片，每行節(jié)點芯片包括N個節(jié)點芯片，M行節(jié)點芯片中的首節(jié)點芯片依次連接，形成首列節(jié)點芯片；其中，首列節(jié)點芯片中的各首節(jié)點芯片按照從第1行至第M行的順序，依次傳輸處理第一通信數(shù)據(jù)，每行節(jié)點芯片中的各節(jié)點芯片，用于按照從首節(jié)點芯片至末節(jié)點芯片的順序，依次傳輸處理該第一通信數(shù)據(jù)。本發(fā)明實施例的數(shù)據(jù)處理裝置采用了準二維結(jié)構(gòu)，可以通過首列節(jié)點芯片將第一通信數(shù)據(jù)傳輸至各行節(jié)點芯片，在各行節(jié)點芯片中，按照從首節(jié)點芯片至末節(jié)點芯片的順序依次將該第一通信數(shù)據(jù)傳輸給各節(jié)點芯片進行處理，相對于具有相同數(shù)量芯片的現(xiàn)有一維芯片鏈結(jié)構(gòu)，本發(fā)明實施例極大地提高了通信數(shù)據(jù)的傳輸效率，有效降低了通信數(shù)據(jù)在芯片間傳輸所需的時間，從而提高了整個數(shù)據(jù)處理任務(wù)的數(shù)據(jù)處理效率。

進一步地，在上述實施例的數(shù)據(jù)處理裝置中，每行節(jié)點芯片中的各節(jié)點芯片，還可以用于按照從末節(jié)點芯片至首節(jié)點芯片的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)；首列節(jié)點芯片中的各首節(jié)點芯片，還可用于按照從第M行至第1行的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)。

另外，在另一實施例的數(shù)據(jù)處理裝置中，第1行節(jié)點芯片中的首節(jié)點芯片設(shè)置有與主板連接的第一外部接口，第1行節(jié)點芯片中的首節(jié)點芯片可以通過該第一外部接口接入外部設(shè)備，例如服務(wù)器中的主板上，用于通過第一外部接口接收主板發(fā)送的第一通信數(shù)據(jù)，以及向主板發(fā)送收集到的所有節(jié)點芯片的第二通信數(shù)據(jù)。

圖2為本發(fā)明數(shù)據(jù)處理裝置另一實施例的示意圖。如圖2所示，與圖1所示的實施例相比，該實施例的數(shù)據(jù)處理裝置還包括主機(Host)節(jié)點芯片，該主機節(jié)點芯片設(shè)置有與主板連接的第三外部接口，并與第1行節(jié)點芯片中的首節(jié)點芯片連接，主機節(jié)點芯片可以通過該第三外部接口接入外部設(shè)備，例如服務(wù)器中的主板上，用于通過第三外部接口接收主板發(fā)送的第一通信數(shù)據(jù)并轉(zhuǎn)發(fā)給第1行節(jié)點芯片中的首節(jié)點芯片，以及接收第1行節(jié)點芯片中的首節(jié)點芯片收集的、所有節(jié)點芯片的第二通信數(shù)據(jù)并通過第三外部接口轉(zhuǎn)發(fā)給主板。

另外，在圖1所述實施例的數(shù)據(jù)處理裝置中，每行節(jié)點芯片中的各節(jié)點芯片，還可用于按照從末節(jié)點芯片至首節(jié)點芯片的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)；首列節(jié)點芯片中的各首節(jié)點芯片，還可用于按照從第1行至第M行的順序，依次傳輸各節(jié)點芯片產(chǎn)生的第二通信數(shù)據(jù)。

圖3為本發(fā)明數(shù)據(jù)處理裝置又一實施例的示意圖。如圖3所示，與圖1所示的實施例相比，該實施例的數(shù)據(jù)處理裝置中，第1行節(jié)點芯片中的首節(jié)點芯片設(shè)置有與主板連接的第一外部接口，第1行節(jié)點芯片中的首節(jié)點芯片可以通過該第一外部接口接入外部設(shè)備，例如服務(wù)器中的主板上，用于通過第一外部接口接收主板發(fā)送的第一通信數(shù)據(jù)；第M行節(jié)點芯片中的首節(jié)點芯片設(shè)置有與主板連接的第二外部接口，第M行節(jié)點芯片中的首節(jié)點芯片可以通過該第二外部接口接入外部設(shè)備，例如服務(wù)器中的主板上，用于通過第二外部接口向主板發(fā)送收集到的所有節(jié)點芯片的第二通信數(shù)據(jù)。

圖4為本發(fā)明數(shù)據(jù)處理裝置再一實施例的示意圖。如圖4所示，與圖3所示的實施例相比，該實施例的數(shù)據(jù)處理裝置還包括主機節(jié)點芯片，該主機節(jié)點芯片設(shè)置有與主板連接的第三外部接口，可以通過該第三外部接口接入外部設(shè)備，例如服務(wù)器中的主板上，并分別與第1行和第M行節(jié)點芯片中的首節(jié)點芯片連接，用于通過第三外部接口接收主板發(fā)送的第一通信數(shù)據(jù)并轉(zhuǎn)發(fā)給第1行節(jié)點芯片中的首節(jié)點芯片，以及接收第M行節(jié)點芯片中的首節(jié)點芯片收集的、所有節(jié)點芯片的第二通信數(shù)據(jù)并通過第三外部接口轉(zhuǎn)發(fā)給主板。

在上述各數(shù)據(jù)處理裝置實施例的另一個具體示例中，上述外部接口，例如第一外部接口、第二外部接口或第三外部接口，例如可以是PCIE(總線和接口標準)接口，以接入外部設(shè)備的PCIE插槽中。另外，外部接口也可以是其他接口，只要與接入的外部設(shè)備的接口類型匹配即可。

在本發(fā)明上述各數(shù)據(jù)處理裝置實施例的一個具體示例中，第一通信數(shù)據(jù)例如可以是Broadcast消息，該Broadcast消息中例如可以包括但不限于以下任意一項或多項：深度學(xué)習(xí)網(wǎng)絡(luò)模型配置參數(shù)，芯片配置參數(shù)，網(wǎng)絡(luò)訓(xùn)練任務(wù)，匯報請求和請求匯報的任務(wù)，等。第二通信數(shù)據(jù)包括例如可以是Gather消息，該Gather消息中例如可以包括但不限于以下任意一項或多項：深度學(xué)習(xí)網(wǎng)絡(luò)模型訓(xùn)練后參數(shù)，進行網(wǎng)絡(luò)訓(xùn)練任務(wù)獲得的訓(xùn)練結(jié)果，網(wǎng)絡(luò)訓(xùn)練任務(wù)的處理狀態(tài)，基于匯報請求匯報的任務(wù)，等。

例如，作為圖1所示數(shù)據(jù)處理裝置實施例的一個應(yīng)用，第1行節(jié)點芯片中的首節(jié)點芯片通過第一外部接口接收到主板發(fā)送的Broadcast消息后，按照從第1行至第M行的順序，依次在首列節(jié)點芯片中傳輸處理Broadcast消息；各行的首節(jié)點收到Broadcast消息后，分別按照從首節(jié)點芯片至末節(jié)點芯片的順序，在本行節(jié)點芯片中依次傳輸Broadcast消息。各節(jié)點芯片收到Broadcast消息后，根據(jù)Broadcast消息進行相應(yīng)的操作，例如，若Broadcast消息中包括深度學(xué)習(xí)網(wǎng)絡(luò)模型配置參數(shù)或芯片配置參數(shù)，則進行相應(yīng)的參數(shù)配置；若Broadcast消息中包括網(wǎng)絡(luò)訓(xùn)練任務(wù)，則進行該網(wǎng)絡(luò)訓(xùn)練任務(wù)相應(yīng)的操作；若Broadcast消息中包括匯報請求和請求匯報的任務(wù)，則收集相應(yīng)的匯報數(shù)據(jù)。各節(jié)點芯片執(zhí)行完Broadcast消息后，或者基于其他的觸發(fā)條件，需要反饋Gather消息時，各節(jié)點芯片按照Broadcast消息的反向傳輸路徑，分別將自身產(chǎn)生的Gather消息連同上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，按照從末節(jié)點芯片至首節(jié)點芯片的順序，由各行中的節(jié)點芯片依次收集上一節(jié)點芯片發(fā)送的Gather消息并加入自身的Gather消息傳輸給下一節(jié)點芯片，各行的首節(jié)點芯片再按照從第M行至第1行的順序，將自身的Gather消息并加入上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，最終由第1行節(jié)點芯片中的首節(jié)點芯片收集到所有節(jié)點芯片的Gather消息后通過第一外部接口反饋給主板。

作為圖2所示數(shù)據(jù)處理裝置實施例的一個應(yīng)用，主機節(jié)點芯片通過第三外部接口接收到主板發(fā)送的Broadcast消息后，將該Broadcast消息轉(zhuǎn)發(fā)給第1行節(jié)點芯片中的首節(jié)點芯片，按照從第1行至第M行的順序，依次在首列節(jié)點芯片中傳輸處理Broadcast消息；各行的首節(jié)點收到Broadcast消息后，分別按照從首節(jié)點芯片至末節(jié)點芯片的順序，在本行節(jié)點芯片中依次傳輸Broadcast消息。各節(jié)點芯片收到Broadcast消息后，根據(jù)Broadcast消息進行相應(yīng)的操作，例如，若Broadcast消息中包括深度學(xué)習(xí)網(wǎng)絡(luò)模型配置參數(shù)或芯片配置參數(shù)，則進行相應(yīng)的參數(shù)配置；若Broadcast消息中包括網(wǎng)絡(luò)訓(xùn)練任務(wù)，則進行該網(wǎng)絡(luò)訓(xùn)練任務(wù)相應(yīng)的操作；若Broadcast消息中包括匯報請求和請求匯報的任務(wù)，則收集相應(yīng)的匯報數(shù)據(jù)。各節(jié)點芯片執(zhí)行完Broadcast消息后，或者基于其他的觸發(fā)條件，需要反饋Gather消息時，各節(jié)點芯片按照Broadcast消息的反向傳輸路徑，分別將自身產(chǎn)生的Gather消息連同上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，按照從末節(jié)點芯片至首節(jié)點芯片的順序，由各行中的節(jié)點芯片依次收集上一節(jié)點芯片發(fā)送的Gather消息并加入自身的Gather消息傳輸給下一節(jié)點芯片，各行的首節(jié)點芯片再按照從第M行至第1行的順序，將自身的Gather消息并加入上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，最終由第1行節(jié)點芯片中的首節(jié)點芯片收集到所有節(jié)點芯片的Gather消息后轉(zhuǎn)發(fā)給主機節(jié)點芯片，由主機節(jié)點芯片通過第三外部接口反饋給主板。

作為圖3所示數(shù)據(jù)處理裝置實施例的一個應(yīng)用，第1行節(jié)點芯片中的首節(jié)點芯片通過第一外部接口接收到主板發(fā)送的Broadcast消息后，按照從第1行至第M行的順序，依次在首列節(jié)點芯片中傳輸處理Broadcast消息；各行的首節(jié)點收到Broadcast消息后，分別按照從首節(jié)點芯片至末節(jié)點芯片的順序，在本行節(jié)點芯片中依次傳輸Broadcast消息。各節(jié)點芯片收到Broadcast消息后，根據(jù)Broadcast消息進行相應(yīng)的操作，例如，若Broadcast消息中包括深度學(xué)習(xí)網(wǎng)絡(luò)模型配置參數(shù)或芯片配置參數(shù)，則進行相應(yīng)的參數(shù)配置；若Broadcast消息中包括網(wǎng)絡(luò)訓(xùn)練任務(wù)，則進行該網(wǎng)絡(luò)訓(xùn)練任務(wù)相應(yīng)的操作；若Broadcast消息中包括匯報請求和請求匯報的任務(wù)，則收集相應(yīng)的匯報數(shù)據(jù)。各節(jié)點芯片執(zhí)行完Broadcast消息后，或者基于其他的觸發(fā)條件，需要反饋Gather消息時，各行節(jié)點芯片中按照Broadcast消息的反向傳輸路徑，分別將自身產(chǎn)生的Gather消息連同上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，即：各行節(jié)點芯片按照從末節(jié)點芯片至首節(jié)點芯片的順序，由各行中的節(jié)點芯片依次收集上一節(jié)點芯片發(fā)送的Gather消息并加入自身的Gather消息傳輸給下一節(jié)點芯片，各行的首節(jié)點芯片再按照從第1行至第M行的順序，將自身的Gather消息并加入上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，最終由第M行節(jié)點芯片中的首節(jié)點芯片收集到所有節(jié)點芯片的Gather消息后通過第二外部接口反饋給主板。

作為圖4所示數(shù)據(jù)處理裝置實施例的一個應(yīng)用，主機節(jié)點芯片通過第三外部接口接收到主板發(fā)送的Broadcast消息后，將該Broadcast消息轉(zhuǎn)發(fā)給第1行節(jié)點芯片中的首節(jié)點芯片，按照從第1行至第M行的順序，依次在首列節(jié)點芯片中傳輸處理Broadcast消息；各行的首節(jié)點收到Broadcast消息后，分別按照從首節(jié)點芯片至末節(jié)點芯片的順序，在本行節(jié)點芯片中依次傳輸Broadcast消息。各節(jié)點芯片收到Broadcast消息后，根據(jù)Broadcast消息進行相應(yīng)的操作，例如，若Broadcast消息中包括深度學(xué)習(xí)網(wǎng)絡(luò)模型配置參數(shù)或芯片配置參數(shù)，則進行相應(yīng)的參數(shù)配置；若Broadcast消息中包括網(wǎng)絡(luò)訓(xùn)練任務(wù)，則進行該網(wǎng)絡(luò)訓(xùn)練任務(wù)相應(yīng)的操作；若Broadcast消息中包括匯報請求和請求匯報的任務(wù)，則收集相應(yīng)的匯報數(shù)據(jù)。各節(jié)點芯片執(zhí)行完Broadcast消息后，或者基于其他的觸發(fā)條件，需要反饋Gather消息時，各行節(jié)點芯片按照Broadcast消息的反向傳輸路徑，分別將自身產(chǎn)生的Gather消息連同上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，即：各行節(jié)點芯片中按照從末節(jié)點芯片至首節(jié)點芯片的順序，由各行中的節(jié)點芯片依次收集上一節(jié)點芯片發(fā)送的Gather消息并加入自身的Gather消息傳輸給下一節(jié)點芯片，各行的首節(jié)點芯片再按照從第1行至第M行的順序，將自身的Gather消息并加入上一節(jié)點芯片發(fā)送的Gather消息傳輸給下一節(jié)點芯片，最終由第M行節(jié)點芯片中的首節(jié)點芯片收集到所有節(jié)點芯片的Gather消息后轉(zhuǎn)發(fā)給主機節(jié)點芯片，由主機節(jié)點芯片通過第三外部接口反饋給主板。

進一步地，再參見上述圖2-圖4，在基于上述圖2-圖4實施例的進一步實施例中，M行節(jié)點芯片中的末節(jié)點芯片依次連接，形成末列節(jié)點芯片，第1行節(jié)點芯片中的末節(jié)點芯片與第M行節(jié)點芯片中的末節(jié)點芯片連接，使得末列節(jié)點芯片構(gòu)成一個回環(huán)結(jié)構(gòu)，從而實現(xiàn)了在末列節(jié)點芯片之間的直接通信數(shù)據(jù)傳輸和信息交互。

在基于上述各數(shù)據(jù)處理裝置實施例的另一個具體示例中，第一通信數(shù)據(jù)例如還可以是Distribute(分發(fā))數(shù)據(jù)，該Distribute數(shù)據(jù)中可以包括待處理任務(wù)(例如計算任務(wù))，例如待處理圖片、待計算任務(wù)等。相應(yīng)地，該示例中，各節(jié)點芯片還可用于按照預(yù)先設(shè)置的執(zhí)行策略，對分發(fā)給自己的待處理任務(wù)進行處理；相應(yīng)地，第二通信數(shù)據(jù)包括對待處理任務(wù)進行處理獲得的數(shù)據(jù)處理結(jié)果。

作為本發(fā)明各實施例的一個具體示例而非限制，其中的執(zhí)行策略可以通過Broadcast消息發(fā)送給各節(jié)點芯片，由各節(jié)點芯片配置在自身或者連接的存儲單元中。具體的執(zhí)行策略可以根據(jù)本次待處理DNN網(wǎng)絡(luò)中數(shù)據(jù)處理任務(wù)的大小與單個節(jié)點芯片可支持的數(shù)據(jù)處理能力之間的關(guān)系，確定執(zhí)行本次DNN網(wǎng)絡(luò)中數(shù)據(jù)處理任務(wù)的節(jié)點芯片的數(shù)量及具體的節(jié)點芯片。該執(zhí)行策略可以根據(jù)需求隨時修改。

在本發(fā)明上述任一實施例的數(shù)據(jù)處理裝置中，每個節(jié)點芯片具體可以包括多個計算單元，例如上千個計算單元。本發(fā)明實施例的數(shù)據(jù)處理裝置可用于對包括但不限于DNN的數(shù)據(jù)處理任務(wù)進行處理。例如針對DNN，由于DNN是一層一層的，比如說有十層，下一層數(shù)據(jù)處理任務(wù)需要等到當前一層數(shù)據(jù)處理任務(wù)處理完之后才能開始處理，層間數(shù)據(jù)處理任務(wù)存在依賴關(guān)系，但同一層的數(shù)據(jù)處理任務(wù)可以并行處理，因此，本發(fā)明實施例中，同一行節(jié)點芯片中的節(jié)點芯片可以同時去處理DNN同一層的數(shù)據(jù)處理任務(wù)，例如這一層的數(shù)據(jù)處理任務(wù)包括十億次運算操作，同一行節(jié)點芯片中包括四個節(jié)點芯片，可以將這一層的十億次操作分為四部分讓該行節(jié)點芯片中的四個節(jié)點分別去運算。

采用本發(fā)明實施例的數(shù)據(jù)處理裝置對DNN的數(shù)據(jù)處理任務(wù)進行計算處理時，可以示例性而非限制性地采用以下執(zhí)行策略：

通過一個節(jié)點芯片運算處理DNN中全部層的數(shù)據(jù)處理任務(wù)。該情況適用于單節(jié)點芯片模式，可適用于特別小型的DNN，一個節(jié)點芯片就足以高效完成一個DNN中所有的數(shù)據(jù)處理任務(wù)，這種情況下，DNN的數(shù)據(jù)處理任務(wù)數(shù)據(jù)由服務(wù)器下發(fā)給主機節(jié)點芯片(數(shù)據(jù)處理裝置包括主機節(jié)點芯片時)或第1行的首節(jié)點芯片(數(shù)據(jù)處理裝置不包括主機節(jié)點芯片時)，主機節(jié)點芯片或第1行的首節(jié)點芯片對DNN中全部層的數(shù)據(jù)處理任務(wù)進行運算處理，運算完畢之后再沿與任務(wù)數(shù)據(jù)相反的方向?qū)⑻幚斫Y(jié)果數(shù)據(jù)回傳給服務(wù)器。

通過一個節(jié)點芯片運算DNN中多個層的數(shù)據(jù)處理任務(wù)，通過多個節(jié)點芯片完成DNN中全部層的數(shù)據(jù)處理任務(wù)的運算處理。該情況適用于多節(jié)點芯片模式，可適用于小型的DNN，少數(shù)幾個節(jié)點芯片(例如首列節(jié)點芯片或者第1行節(jié)點芯片)就可以高效完成一個DNN中所有的數(shù)據(jù)處理任務(wù)，這種情況下，DNN的數(shù)據(jù)處理任務(wù)數(shù)據(jù)由服務(wù)器下發(fā)給主機節(jié)點芯片(數(shù)據(jù)處理裝置包括主機節(jié)點芯片時)或第1行的首節(jié)點芯片(數(shù)據(jù)處理裝置不包括主機節(jié)點芯片時)，相應(yīng)的主機節(jié)點芯片或第1行的首節(jié)點芯片再下發(fā)給其沿第一通信數(shù)據(jù)傳輸方向連接的一個節(jié)點芯片，對DNN中多個層的數(shù)據(jù)處理任務(wù)進行運算處理，并將運算得到的臨時結(jié)果數(shù)據(jù)通過節(jié)點芯片間的互聯(lián)鏈路傳輸給下一個節(jié)點芯片，此時該節(jié)點芯片便可處理下一個DNN中多個層的數(shù)據(jù)處理任務(wù)，下一個節(jié)點芯片開始對后續(xù)多個層的數(shù)據(jù)處理任務(wù)進行運算處理，依次類推，完成DNN的所有數(shù)據(jù)處理任務(wù)的運算處理后，將獲得的數(shù)據(jù)處理結(jié)果按照圖2～圖4任一第二通信數(shù)據(jù)的傳輸方向回傳給服務(wù)器。該情況下參與數(shù)據(jù)處理任務(wù)的節(jié)點芯片，可以是首列節(jié)點芯片或者第1行節(jié)點芯片中的若干或全部節(jié)點芯片。

通過首列節(jié)點芯片或者第1行節(jié)點芯片處理DNN的全部數(shù)據(jù)處理任務(wù)。具體地，通過首列節(jié)點芯片或者第1行節(jié)點芯片中的多個節(jié)點芯片，先處理DNN一個層的數(shù)據(jù)處理任務(wù)，本層的數(shù)據(jù)處理任務(wù)運算處理完成后再一起開始運算處理下一層的數(shù)據(jù)處理任務(wù)。該情況適用于節(jié)點矩陣為一維結(jié)構(gòu)模式。DNN的數(shù)據(jù)處理任務(wù)數(shù)據(jù)由服務(wù)器下發(fā)給主機節(jié)點芯片(數(shù)據(jù)處理裝置包括主機節(jié)點芯片時)或第1行的首節(jié)點芯片(數(shù)據(jù)處理裝置不包括主機節(jié)點芯片時)，相應(yīng)的主機節(jié)點芯片或第1行的首節(jié)點芯片，主機節(jié)點芯片(數(shù)據(jù)處理裝置包括主機節(jié)點芯片時)或第1行的首節(jié)點芯片(數(shù)據(jù)處理裝置不包括主機節(jié)點芯片時)，相應(yīng)的主機節(jié)點芯片或第1行的首節(jié)點芯片再按照第一通信數(shù)據(jù)的傳輸方向下發(fā)到一維結(jié)構(gòu)(首列節(jié)點芯片或者第1行節(jié)點芯片)的所有節(jié)點芯片，一層的數(shù)據(jù)處理任務(wù)運算處理結(jié)束之后，得到的臨時結(jié)果數(shù)據(jù)暫存在節(jié)點芯片中，當所有層的數(shù)據(jù)處理任務(wù)均運算處理結(jié)束后，將最終的處理結(jié)果數(shù)據(jù)作為第二通信數(shù)據(jù)，按照圖2～圖4任一第二通信數(shù)據(jù)的傳輸方向回傳給服務(wù)器。。

通過準二維結(jié)構(gòu)處理DNN的全部數(shù)據(jù)處理任務(wù)。具體地，DNN的數(shù)據(jù)處理任務(wù)數(shù)據(jù)由服務(wù)器下發(fā)給主機節(jié)點芯片(數(shù)據(jù)處理裝置包括主機節(jié)點芯片時)或第1行的首節(jié)點芯片(數(shù)據(jù)處理裝置不包括主機節(jié)點芯片時)，相應(yīng)的主機節(jié)點芯片或第1行的首節(jié)點芯片按照本發(fā)明上述任一實施例所述第一通信數(shù)據(jù)的傳輸方向?qū)?shù)據(jù)處理任務(wù)下發(fā)到各節(jié)點芯片，每行節(jié)點芯片處理DNN一層數(shù)據(jù)處理任務(wù)的一部分，每行節(jié)點芯片中的多個節(jié)點芯片并行處理，共同完成DNN一個層的數(shù)據(jù)處理任務(wù)，末列節(jié)點芯片間可通過互聯(lián)鏈路對數(shù)據(jù)處理任務(wù)中獲得的臨時結(jié)果數(shù)據(jù)進行交互，本層的數(shù)據(jù)處理任務(wù)運算處理完成后，該行節(jié)點芯片便可處理下一個DNN中一個層的數(shù)據(jù)處理任務(wù)，下一行節(jié)點芯片采用類似方式對下一層的數(shù)據(jù)處理任務(wù)進行運算處理，依次類推，完成DNN的所有數(shù)據(jù)處理任務(wù)的運算處理后，沿本發(fā)明上述任一實施例所述第二通信數(shù)據(jù)的傳輸方向?qū)⑻幚斫Y(jié)果數(shù)據(jù)回傳給服務(wù)器。

進一步地，在本發(fā)明上述各實施例的數(shù)據(jù)處理裝置中，各節(jié)點芯片上分別設(shè)置有SERDES(串行器/解串器)接口，具有連接關(guān)系的節(jié)點芯片之間具體通過SERDES接口，采用SERDES通信通道連接。

或者，在本發(fā)明上述各實施例的數(shù)據(jù)處理裝置中，各節(jié)點芯片上分別設(shè)置有PCIE接口，具有連接關(guān)系的節(jié)點芯片之間具體通過PCIE接口，采用PCIE通信通道連接。

另外，具有連接關(guān)系的節(jié)點芯片之間也可采用其它高速率低延遲的通信通道進行連接。

SERDES是一種主流的TDM(時分多路復(fù)用)、P2P(點對點)的串行通信技術(shù)，即：在發(fā)送端多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉(zhuǎn)換成低速并行信號。這種點對點的串行通信技術(shù)充分利用傳輸媒體的信道容量，減少了所需的傳輸信道和器件引腳數(shù)目，突破了傳統(tǒng)并行I/O接口的數(shù)據(jù)傳輸瓶頸，大大降低通信成本：一是采用差分信號傳輸代替單端信號傳輸，從而增強了抗噪聲、抗干擾能力；二是采用時鐘和數(shù)據(jù)恢復(fù)技術(shù)代替同時傳輸數(shù)據(jù)和時鐘，從而解決了限制數(shù)據(jù)傳輸速率的信號時鐘偏移問題。因此，本發(fā)明實施例中，在節(jié)點芯片之間采用SERDES通信通道，有效減少了數(shù)據(jù)傳輸延遲。

另外，在本發(fā)明任一實施例的數(shù)據(jù)處理裝置中，針對DNN或類似數(shù)據(jù)流向具有特殊性的網(wǎng)絡(luò)，具有連接關(guān)系的各節(jié)點芯片之間的通信通道可以是非對稱的，也就是作為第一通信數(shù)據(jù)傳輸方向的發(fā)送方向(Tx)和作為第二通信數(shù)據(jù)傳輸方向的接收方向(Rx)的傳輸帶寬不同。例如，針對DNN的數(shù)據(jù)處理任務(wù)，可以設(shè)置SERDES通信通道在數(shù)據(jù)處理任務(wù)發(fā)送方向Tx的傳輸帶寬大于接收方向Rx的傳輸帶寬，以便提高有效帶寬的利用率。

進一步地，在本發(fā)明上述各實施例的數(shù)據(jù)處理裝置中，還可以包括M*N個存儲單元，每個存儲單元分別與一個節(jié)點芯片連接，用于存儲所連接節(jié)點芯片相關(guān)的數(shù)據(jù)，例如，DNN模型配置參數(shù)，芯片配置參數(shù)，數(shù)據(jù)處理任務(wù)，執(zhí)行數(shù)據(jù)處理任務(wù)產(chǎn)生的中間數(shù)據(jù)或數(shù)據(jù)處理結(jié)果數(shù)據(jù)，等。

示例性地，該存儲單元可以是DDR(雙倍速率同步動態(tài)隨機存儲器)、LPDDR(低功率雙倍速率同步動態(tài)隨機存儲器)、GDDR(圖形雙倍速率同步動態(tài)隨機存儲器)、HBM(高帶寬存儲器)、或者HMC(混合存儲立方體存儲器)，另外，也可以是其它類型的高速存儲器。

圖5為本發(fā)明服務(wù)器一個實施例的示意圖。如圖5所示，該實施例的服務(wù)器包括主板和一個以上的數(shù)據(jù)處理裝置。其中，主板上具有一個以上卡槽，數(shù)據(jù)處理裝置中設(shè)置有外部接口的節(jié)點芯片以插接方式插入主板上的卡槽中時，設(shè)置有外部接口的節(jié)點芯片通過外部接口與主板進行數(shù)據(jù)交互。

具體地，該數(shù)據(jù)處理裝置可以采用上述圖1～圖4任一實施例的數(shù)據(jù)處理裝置結(jié)構(gòu)實現(xiàn)。圖5所示的實施例中，僅示例性地示出了服務(wù)器包括兩個數(shù)據(jù)處理裝置的一個具體示例。

基于本發(fā)明上述實施例提供的服務(wù)器，包括多個本發(fā)明上述實施例的數(shù)據(jù)處理裝置，每個數(shù)據(jù)處理裝置的數(shù)據(jù)處理能力強大、傳輸效率高且易于擴展，可以在主板卡槽數(shù)量的范圍內(nèi)連接相應(yīng)數(shù)量的數(shù)據(jù)處理裝置，通過擴展各數(shù)據(jù)處理裝置中節(jié)點芯片的數(shù)量即可增強其數(shù)據(jù)處理能力，因此服務(wù)器的數(shù)據(jù)處理能力不會受到主板卡槽數(shù)量的限制。

在本發(fā)明上述任一實施例服務(wù)器的一個具體示例中，節(jié)點芯片上的外部接口為PCIE接口時，主板上的卡槽具體為PCIE插槽。另外，節(jié)點芯片上的外部接口與主板上的卡槽也可以采用其他標準實現(xiàn)，只要二者類型匹配即可。

另外，在本發(fā)明服務(wù)器的又一服務(wù)器中，還可以包括與主板連接的、用于與其他服務(wù)器進行數(shù)據(jù)交互的外部通信接口。示例性地，外部通信接口可以是以太網(wǎng)接口，例如40/100G以太網(wǎng)接口，具體的選擇可可以根據(jù)不同的應(yīng)用場景靈活決定。例如，若要搭建一個云服務(wù)器中心，則外部通信接口相應(yīng)設(shè)置為以太網(wǎng)接口。

綜上所述，由于本發(fā)明實施例提出了一種新的拓撲結(jié)構(gòu)，該拓撲結(jié)構(gòu)可更適合諸如DNN或深度學(xué)習(xí)的大運算量硬件加速平臺的優(yōu)化實現(xiàn)。

在此提供的算法和顯示不與任何特定計算機、虛擬系統(tǒng)或者其它設(shè)備固有相關(guān)。各種通用系統(tǒng)也可以與基于在此的示教一起使用。根據(jù)上面的描述，構(gòu)造這類系統(tǒng)所要求的結(jié)構(gòu)是顯而易見的。此外，本發(fā)明也不針對任何特定編程語言。應(yīng)當明白，可以利用各種編程語言實現(xiàn)在此描述的本發(fā)明的內(nèi)容，并且上面對特定語言所做的描述是為了披露本發(fā)明的最佳實施方式。

在此處所提供的說明書中，說明了大量具體細節(jié)。然而，能夠理解，本發(fā)明的實施例可以在沒有這些具體細節(jié)的情況下實踐。在一些實例中，并未詳細示出公知的方法、結(jié)構(gòu)和技術(shù)，以便不模糊對本說明書的理解。

類似地，應(yīng)當理解，為了精簡本公開并幫助理解各個發(fā)明方面中的一個或多個，在上面對本發(fā)明的示例性實施例的描述中，本發(fā)明的各個特征有時被一起分組到單個實施例、圖、或者對其的描述中。然而，并不應(yīng)將該公開的方法解釋成反映如下意圖：即所要求保護的本發(fā)明要求比在每個權(quán)利要求中所明確記載的特征更多的特征。更確切地說，如權(quán)利要求書所反映的那樣，發(fā)明方面在于少于前面公開的單個實施例的所有特征。因此，遵循具體實施方式的權(quán)利要求書由此明確地并入該具體實施方式，其中每個權(quán)利要求本身都作為本發(fā)明的單獨實施例。

本領(lǐng)域那些技術(shù)人員可以理解，可以對實施例中的設(shè)備中的模塊進行自適應(yīng)性地改變并且把它們設(shè)置在與該實施例不同的一個或多個設(shè)備中。可以把實施例中的模塊或單元或組件組合成一個模塊或單元或組件，以及此外可以把它們分成多個子模塊或子單元或子組件。除了這樣的特征和/或過程或者單元中的至少一些是相互排斥之外，可以采用任何組合對本說明書(包括伴隨的權(quán)利要求、摘要和附圖)中公開的所有特征以及如此公開的任何方法或者設(shè)備的所有過程或單元進行組合。除非另外明確陳述，本說明書(包括伴隨的權(quán)利要求、摘要和附圖)中公開的每個特征可以由提供相同、等同或相似目的的替代特征來代替。

此外，本領(lǐng)域的技術(shù)人員能夠理解，盡管在此所述的一些實施例包括其它實施例中所包括的某些特征而不是其它特征，但是不同實施例的特征的組合意味著處于本發(fā)明的范圍之內(nèi)并且形成不同的實施例。例如，所公開的實施例的任意之一都可以以任意的組合方式來使用。

本發(fā)明實施例的各個部件可以以硬件實現(xiàn)，或者以在一個或者多個處理器上運行的軟件模塊實現(xiàn)，或者以它們的組合實現(xiàn)。本領(lǐng)域的技術(shù)人員應(yīng)當理解，可以在實踐中使用微處理器或者數(shù)字信號處理器(DSP)來實現(xiàn)根據(jù)本發(fā)明實施例的裝置、系統(tǒng)、服務(wù)器中的一些或者全部部件的一些或者全部功能。本發(fā)明還可以實現(xiàn)為用于執(zhí)行這里所描述的方法的一部分或者全部的設(shè)備或者裝置程序(例如，計算機程序和計算機程序產(chǎn)品)。這樣的實現(xiàn)本發(fā)明的程序可以存儲在計算機可讀介質(zhì)上，或者可以具有一個或者多個信號的形式。這樣的信號可以從因特網(wǎng)網(wǎng)站上下載得到，或者在載體信號上提供，或者以任何其他形式提供。

應(yīng)該注意的是上述實施例對本發(fā)明進行說明而不是對本發(fā)明進行限制，并且本領(lǐng)域技術(shù)人員在不脫離所附權(quán)利要求的范圍的情況下可設(shè)計出替換實施例。在說明書中，不應(yīng)將位于括號之間的任何參考符號構(gòu)造成對本發(fā)明實施例的限制。單詞“包含”不排除存在未列出的元件或步驟。位于元件之前的單詞“一”或“一個”不排除存在多個這樣的元件。本發(fā)明實施例可以借助于包括有若干不同元件的硬件以及借助于適當編程的計算機來實現(xiàn)。在列舉了若干裝置的單元權(quán)利要求中，這些裝置中的若干個可以是通過同一個硬件項來具體體現(xiàn)。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。