本發(fā)明屬于電子電工技術(shù)領(lǐng)域，涉及一種惠普憶阻模型的等效模擬電路。

背景技術(shù)：

憶阻器，全稱記憶電阻(memristor)。它是表示磁通與電荷關(guān)系的電路器件。憶阻具有電阻的量綱，但和電阻不同的是，憶阻的阻值是由流經(jīng)它的電荷確定。因此，通過(guò)測(cè)定憶阻的阻值，便可知道流經(jīng)它的電荷量，從而有記憶電荷的作用。2008年，惠普公司的研究人員首次做出納米憶阻器件，掀起憶阻研究熱潮。納米憶阻器件的出現(xiàn)，有望實(shí)現(xiàn)非易失性隨機(jī)存儲(chǔ)器。并且，基于憶阻的隨機(jī)存儲(chǔ)器的集成度，功耗，讀寫速度都要比傳統(tǒng)的隨機(jī)存儲(chǔ)器優(yōu)越。此外，憶阻是硬件實(shí)現(xiàn)人工神經(jīng)網(wǎng)絡(luò)突觸的最好方式。由于憶阻的非線性性質(zhì)，可以產(chǎn)生混沌電路，從而在保密通信中也有很多應(yīng)用。

憶阻器是除電阻、電容、電感之外的第四種基本電路元件。它在1971年被蔡少棠首次提出，惠普公司研究人員于2008年5月在《nature》上首次報(bào)道了憶阻器的實(shí)現(xiàn)性，研究成果震驚了國(guó)際電工電子界，憶阻器具有優(yōu)越的性能，納米級(jí)，低功耗等，再加上憶阻在電路理論中的基礎(chǔ)地位，及其在計(jì)算機(jī)信息存儲(chǔ)、大量數(shù)據(jù)處理、人工神經(jīng)網(wǎng)絡(luò)等應(yīng)用領(lǐng)域的重要前景，極大的喚起了人們對(duì)憶阻器研究的熱情。

本發(fā)明將惠普憶阻替換電子電路中的一個(gè)電阻，從而得出一類新的憶阻電路，由于目前市面上還沒有惠普憶阻器的實(shí)物，故此我們?cè)O(shè)計(jì)出一種基于惠普憶阻模型的憶阻等效模擬電路，為了更好地研究憶阻的性能，我們運(yùn)用基本電路模塊構(gòu)造了一個(gè)與惠普憶阻模型具有相同特征的憶阻等效模擬電路。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是針對(duì)現(xiàn)有的技術(shù)存在的上述問題，提供一種惠普憶阻模型的等效模擬電路，本發(fā)明所要解決的技術(shù)問題是如何通過(guò)電路的設(shè)計(jì)來(lái)模擬惠普憶阻模型。

本發(fā)明的目的可通過(guò)下列技術(shù)方案來(lái)實(shí)現(xiàn)：一種惠普憶阻模型的等效模擬電路，惠普憶阻的主要材料是二氧化鈦，憶阻器的總阻值等于摻雜部分電阻與非摻雜部分電阻之和，即：

其中ron和roff分別表示當(dāng)w＝d和w＝0時(shí)的憶阻的兩個(gè)極限值。w表示憶阻的內(nèi)部狀態(tài)變量。為了后續(xù)電路設(shè)計(jì)的方便，我們將電路轉(zhuǎn)化為無(wú)量綱模型，令z＝w/d，由w∈[0，d]，可知z∈[0，1]。令ρ＝roff/ron是一個(gè)連續(xù)的參數(shù)，則式(1)可化為：

rm(z)＝ronr(z)

其中r(z)是一個(gè)無(wú)量綱函數(shù)，其數(shù)學(xué)表達(dá)式如下：

r(z)＝z+ρ(1-z)(2)

摻雜層和無(wú)摻雜層之間的邊界移動(dòng)速度為

其中，μv表示離子在均勻場(chǎng)中移動(dòng)情況的常數(shù).i(t)是流經(jīng)憶阻的電流。biolek提出的模擬摻雜面到達(dá)憶阻邊界離子移動(dòng)情況的窗函數(shù)f(z)如下式：

f(z)＝1-(z-stp(-i))²(4)

這里，當(dāng)i＞0時(shí)，stp(i)＝1，當(dāng)i＜0時(shí)，stp(i)＝0。

單獨(dú)的憶阻元件無(wú)法判斷出其本質(zhì)特征，所以我們只好將其和某些特性強(qiáng)的電路結(jié)合，通過(guò)電路呈現(xiàn)出來(lái)的現(xiàn)象間接地反映出憶阻的本質(zhì)特征。具體方法如下：首先將憶阻替換電路中的某個(gè)電阻，這樣便構(gòu)成了一個(gè)新的憶阻電路，然后這個(gè)新憶阻電路在一定的參數(shù)下將在示波器等外界媒質(zhì)下呈現(xiàn)出某些奇特現(xiàn)象，從而就達(dá)到了我們間接證明憶阻本質(zhì)特征的目的。

基于以上方法，我們選取文橋電路作為試驗(yàn)電路，并將憶阻替換文橋電路中的一個(gè)電阻，從而得到一個(gè)三維的文橋憶阻電路，該電路包含惠普憶阻在內(nèi)的rc串并聯(lián)選頻網(wǎng)絡(luò)電路、深度負(fù)反饋電路以及運(yùn)算放大器。

三維文橋憶阻混沌電路，即本申請(qǐng)?zhí)岢龅牡刃M電路主要包含以下元器件：電阻r2，r3，r4，惠普憶阻器m，電容c1、電容c2以及運(yùn)算放大器u1a；其中惠普憶阻器m與電容c1并聯(lián)后接入運(yùn)算放大器的同相輸入端與地之間，電阻r2與電容c2串聯(lián)后并聯(lián)于運(yùn)算放大器u1a的輸出端與同相輸入端，電阻r4并聯(lián)于運(yùn)算放大器的輸出端與反相輸入端，運(yùn)算放大器的反相輸入端通過(guò)電阻r3連接地。所述包含惠普憶阻器在內(nèi)的rc串并聯(lián)選頻網(wǎng)絡(luò)電路由電阻r2、惠普憶阻器m、電容c1以及電容c2構(gòu)成，其中電阻r2與電容c2串聯(lián)，惠普憶阻器m與電容c1并聯(lián)；深度負(fù)反饋電路由電阻r3，r4串聯(lián)而成。

根據(jù)電路的基爾霍夫電壓電流定律和憶阻內(nèi)部狀態(tài)方程(3)以及窗函數(shù)(4)可以得到三維文橋憶阻混沌電路的狀態(tài)方程為：

其中，v1，v2分別是電容c1，c2兩端的電壓，運(yùn)算放大器u1a的正負(fù)極限電壓分別是vm與-vm，設(shè)vo＝vm/k，k＝1+r4/r3，則運(yùn)算放大器u1a的輸出為：

為了計(jì)算的方便，我們將(5)式轉(zhuǎn)化為無(wú)量綱形式，設(shè)

則(5)式可化簡(jiǎn)為下式

其中h(x)是運(yùn)算放大器u1a輸出的無(wú)量綱形式如下：

實(shí)驗(yàn)結(jié)果表明，當(dāng)惠普憶阻取值為：

ron＝100ω，ρ＝roff/ron＝100，p＝1，d＝10nm，μr＝10^-10cm²s^-1v^-1；

文橋電路參數(shù)取為：

r2＝roff＝10kω，c1＝c2＝100μf，r4/r3＝3.5，v0＝1v，t0＝1s。

即(6)式的系統(tǒng)參數(shù)為ρ＝100，k＝1，p＝1，α＝β＝1，k＝4.5時(shí)，(6)式對(duì)應(yīng)上述參數(shù)下的模擬電路將呈現(xiàn)出混沌現(xiàn)象。

本發(fā)明的優(yōu)點(diǎn)以及有益效果如下：

該憶阻模擬電路結(jié)構(gòu)簡(jiǎn)單，實(shí)現(xiàn)起來(lái)較方便，且成本低廉，可應(yīng)用于許多憶阻電路中，當(dāng)系統(tǒng)參數(shù)取適當(dāng)值時(shí)，系統(tǒng)就會(huì)呈現(xiàn)混沌現(xiàn)象，用于記憶電阻的研究和分析，這對(duì)未來(lái)憶阻的應(yīng)用提供較好的理論支撐。

附圖說(shuō)明

圖1是惠普憶阻的物理模型及電氣符號(hào)；

圖2是文橋憶阻電路；

圖3是系統(tǒng)(6)呈現(xiàn)混沌現(xiàn)象的相圖；

圖4是本發(fā)明中惠普憶阻模型的憶阻等效模擬電路的原理圖；

圖5是本發(fā)明中將文橋憶阻中的憶阻替換為惠普憶阻等效模擬電路后的電路原理圖。

圖6是惠普憶阻等效模擬電路替換文橋憶阻電路中的憶阻后示波器xsc2顯示的波形圖；

圖7是示波器xsc1呈現(xiàn)的穩(wěn)定波形圖；

圖8是示波器xsc3呈現(xiàn)的穩(wěn)定波形圖；

圖9是示波器xsc4呈現(xiàn)的穩(wěn)定波形圖。

具體實(shí)施方式

以下是本發(fā)明的具體實(shí)施例并結(jié)合附圖，對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步的描述，但本發(fā)明并不限于這些實(shí)施例。

本方案涉及的電路元件如下：我們運(yùn)放選用的是op262gs，電阻選用的是普通電阻，其阻值為r2＝r3＝10kω，r4＝35kω,二氧化鈦憶阻m的阻值ron＝100ω，roff＝10kω；電容c1＝c2＝100μf。此時(shí)對(duì)應(yīng)的無(wú)量綱方程的系統(tǒng)參數(shù)為：ρ＝100，k＝1，α＝β＝1，k＝4.5。

惠普憶阻的主要材料是二氧化鈦，它的物理模型如附圖1左圖所示，其中，d是二氧化鈦薄膜的總長(zhǎng)度，w(t)是摻雜層的寬度。附圖1右圖是憶阻的電氣符號(hào)，由附圖1左圖可知憶阻器的總阻值等于摻雜部分電阻與非摻雜部分電阻之和。

其中ron和roff分別表示當(dāng)w＝d和w＝0時(shí)的憶阻的兩個(gè)極限值。w表示憶阻的內(nèi)部狀態(tài)變量。為了后續(xù)電路設(shè)計(jì)的方便，我們將電路轉(zhuǎn)化為無(wú)量綱模型，令z＝w/d，由w∈[0，d]，可知z∈[0，1]。令ρ＝roff/ron是一個(gè)連續(xù)的參數(shù)，則式(1)可化為：

rm(z)＝ronr(z)

其中r(z)是一個(gè)無(wú)量綱函數(shù)，其數(shù)學(xué)表達(dá)式如下：

r(z)＝z+ρ(1-z)(2)

摻雜層和無(wú)摻雜層之間的邊界移動(dòng)速度為

其中，μv表示離子在均勻場(chǎng)中移動(dòng)情況的常數(shù).i(t)是流經(jīng)憶阻的電流。biolek提出的模擬摻雜面到達(dá)憶阻邊界離子移動(dòng)情況的窗函數(shù)f(z)如下式：

f(z)＝1-(z-stp(-i))²(4)

這里，當(dāng)i＞0時(shí)，stp(i)＝1，當(dāng)i＜0時(shí)，stp(i)＝0。

單獨(dú)的憶阻元件無(wú)法判斷出其本質(zhì)特征，所以我們只好將其和某些特性強(qiáng)的電路結(jié)合，通過(guò)電路呈現(xiàn)出來(lái)的現(xiàn)象間接地反映出憶阻的本質(zhì)特征。具體方法如下：首先將憶阻替換電路中的某個(gè)電阻，這樣便構(gòu)成了一個(gè)新的憶阻電路，然后這個(gè)新憶阻電路在一定的參數(shù)下將在示波器等外界媒質(zhì)下呈現(xiàn)出某些奇特現(xiàn)象，從而就達(dá)到了我們間接證明憶阻本質(zhì)特征的目的。

基于以上方法，我們選取文橋電路作為試驗(yàn)電路，并將憶阻替換文橋電路中的一個(gè)電阻，從而得到一個(gè)三維的文橋憶阻電路，如附圖2所示，圖中r2、r3、r4是電阻，m是惠普憶阻，c1、c2是電容，u1a是運(yùn)算放大器；該電路包含惠普憶阻在內(nèi)的rc串并聯(lián)選頻網(wǎng)絡(luò)電路、深度負(fù)反饋電路以及運(yùn)算放大器。

三維文橋憶阻混沌電路主要包含以下元器件：電阻r2，r3，r4，惠普憶阻器m，電容c1、電容c2以及運(yùn)算放大器u1a；其中惠普憶阻器m與電容c1并聯(lián)后接入運(yùn)算放大器的同相輸入端與地之間，電阻r2與電容c2串聯(lián)后并聯(lián)于運(yùn)算放大器u1a的輸出端與同相輸入端，電阻r4并聯(lián)于運(yùn)算放大器的輸出端與反相輸入端，運(yùn)算放大器的反相輸入端通過(guò)電阻r3連接地。所述包含惠普憶阻器在內(nèi)的rc串并聯(lián)選頻網(wǎng)絡(luò)電路由電阻r2、惠普憶阻器m、電容c1以及電容c2構(gòu)成，其中電阻r2與電容c2串聯(lián)，惠普憶阻器m與電容c1并聯(lián)；深度負(fù)反饋電路由電阻r3，r4串聯(lián)而成。

根據(jù)電路的基爾霍夫電壓電流定律和憶阻內(nèi)部狀態(tài)方程(3)以及窗函數(shù)(4)可以得到三維文橋憶阻混沌電路的狀態(tài)方程為：

其中，v1，v2分別是電容c1，c2兩端的電壓，運(yùn)算放大器u1a的正負(fù)極限電壓分別是vm與-vm，設(shè)vo＝vm/k,k＝1+r4/r3，則運(yùn)算放大器u1a的輸出為：

為了計(jì)算的方便，我們將(5)式轉(zhuǎn)化為無(wú)量綱形式，設(shè)

則(5)式可化簡(jiǎn)為下式

其中h(x)是運(yùn)算放大器u1a輸出的無(wú)量綱形式如下：

實(shí)驗(yàn)結(jié)果表明，當(dāng)惠普憶阻取值為：

ron＝100ω，ρ＝roff/ron＝100，p＝1，d＝10nm，μv＝10^-10cm²s^-1v^-1；

文橋電路參數(shù)取為：

r2＝roff＝10kω，c1＝c2＝100μf，r4/r3＝3.5，v0＝1v，t0＝1s。

即系統(tǒng)(6)的系統(tǒng)參數(shù)為ρ＝100，k＝1，p＝1，α＝β＝1，k＝4.5時(shí)，系統(tǒng)(6)將呈現(xiàn)出混沌現(xiàn)象，如附圖3所示。

結(jié)合系統(tǒng)呈現(xiàn)的混沌現(xiàn)象，我們?cè)O(shè)計(jì)的惠普憶阻等效模擬電路如附圖4所示。

文橋憶阻電路的連接方式如附圖2所示：其中電阻r2與電容c2串聯(lián)后并聯(lián)于運(yùn)算放大器op262gs的第一引腳與第三引腳，二氧化鈦憶阻器m與電容c1并聯(lián)后接入運(yùn)算放大器的第三引腳與地之間，電阻r4并聯(lián)于運(yùn)算放大器的第一引腳與第二引腳，運(yùn)算放大器的第二引腳通過(guò)電阻r3連接地。運(yùn)算放大器的第四引腳接-4.5v低電壓，運(yùn)算放大器的第七引腳接4.5v高電壓。運(yùn)算放大器的其他引腳懸空。附圖3是系統(tǒng)產(chǎn)生混沌現(xiàn)象的matlab仿真的相圖。令則

令rs＝roff，則有

考慮到元器件的取值極限以及方便實(shí)際電路的調(diào)試，這里vz＝5z·vo∈(0，5v)，以下是整個(gè)惠普憶阻模擬電路的重要組成部分，各部分詳細(xì)推導(dǎo)過(guò)程如下：

1、元器件u9部分(ad633乘法器)：

當(dāng)

vs-v＞0，step(vs-v)＝1

vs-v＜0，step(vs-v)＝0

2、元器件u7(ad633乘法器)

3、元器件u4(積分器)

4、元器件u5

5、元器件u6(ad734除法器)

圖6是惠普憶阻等效模擬電路替換文橋憶阻電路中的憶阻后示波器xsc2顯示的波形圖，系統(tǒng)呈現(xiàn)混沌現(xiàn)象，與圖三是一致的，說(shuō)明憶阻等效模擬電路設(shè)計(jì)成功。

本文中所描述的具體實(shí)施例僅僅是對(duì)本發(fā)明精神作舉例說(shuō)明。本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采用類似的方式替代，但并不會(huì)偏離本發(fā)明的精神或者超越所附權(quán)利要求書所定義的范圍。