本發(fā)明涉及集成電路的可制造性設計領域，特別是涉及集成電路設計的可制造性評分方法、裝置、介質(zhì)及設備。

背景技術：

可制造性設計(designformanufacturing，dfm)，它主要是研究產(chǎn)品本身的物理特征與制造系統(tǒng)各部分之間的相互關系，并把它用于產(chǎn)品設計中，以便將整個制造系統(tǒng)融合在一起進行總體優(yōu)化，使之更規(guī)范，以便降低成本，縮短生產(chǎn)時間，提高產(chǎn)品可制造性和工作效率。

智能制造需要用數(shù)據(jù)說話。然而，現(xiàn)階段行業(yè)內(nèi)針對布線、芯片設計和電路原理設計完成后的可制造性分析評審沒有一個類似于考試成績一樣的評分方法。通常的可制造性分析只是將分析結果顯示出來，讓設計人員可以看到缺陷的數(shù)量，但是對于評價設計的優(yōu)劣卻沒有一個直觀的反映。傳統(tǒng)做法是將分析結果分為三個等級，分別是：綠色可接受、黃色警告、紅色缺陷。顯示黃色的在制造中需要引起注意，可能會對制造造成問題；顯示紅色的是真正的缺陷，必須修改設計，即使都是顯示紅色，缺陷的嚴重性還是有所差異。比如，缺少光學參考點的缺陷和焊盤過小的缺陷，這兩者的嚴重性完全不一樣。缺少光學參考點根本沒法生產(chǎn)；而焊盤過小是可以生產(chǎn)的，只是其造成焊接不良的可能性將會增大。

由此，有的設計人員在評價自己產(chǎn)品的時候會覺得分析結果并沒有顯示出自己的設計存在多少問題，卻為何又比別的設計人員差。另外，對于領導、客戶及制造端來講，在評價設計的產(chǎn)品時，不會逐個看完分析后的結果再來給產(chǎn)品進行評價，并且不同的人標準也不一樣。如果說設計一個簡單電路發(fā)現(xiàn)的問題數(shù)量與設計一個復雜電路的同樣多會被認為是兩個電路的設計水平完全相同，那么將會直接導致評價的失敗。

技術實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種集成電路設計的可制造性評分方法、裝置、介質(zhì)及設備，從而產(chǎn)生了一種比較標準、通用且合理的用于評價集成電路設計的可制造性的機制。本發(fā)明除了作為設計優(yōu)劣的評價依據(jù)，還可以擴展應用于可靠性分析、熱分析、應力分析等多種領域的評分中。

為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種集成電路設計的可制造性評分方法，包括：設計評分規(guī)則，包括：設置各電路分析大項、及每個大項所對應的權重分值；設置各所述電路分析大項所包含的電路分析子項、及每個子項所對應的權重分值；設置由各所述電路分析大項及其權重分值、各所述電路分析子項及其權重分值所構成的評分關系式；分析待測電路的各所述電路分析子項的可制造性，從而得到各所述電路分析子項的分析結果；將各所述分析結果相應地代入所述評分關系式中進行計算，從而得到所述待測電路的可制造性評分，并予以顯示。

于本發(fā)明一實施例中，每個子項所對應的權重分值包括：減分權重、和/或加分權重；所述評分關系式包括：減分法評分關系式、和/或加分法評分關系式；當所述評分規(guī)則設置有n個所述電路分析大項且每個所述電路分析大項包括n個電路分析小項時，所述減分法評分關系式為：減分法電路可制造性評分＝第一電路分析大項的減分平均分×第一電路分析大項的權重分值占所有大項權重分值總和的比例+第二電路分析大項的減分平均分×第二電路分析大項的權重分值占所有大項權重分值總和的比例+…+第n電路分析大項的減分平均分×第n電路分析大項的權重分值占所有大項權重分值總和的比例；其中，

并且，第n電路分析子項的減分總值＝分析的元件組數(shù)×所述第n電路分析子項的減分權重；第n電路分析子項的分析減分值＝分析出缺陷的元件組數(shù)×所述第n電路分析子項的減分權重；

所述加分法評分關系式為：加分法電路可制造性評分＝第一電路分析大項的加分平均分×第一電路分析大項的權重分值占所有大項權重分值總和的比例+第二電路分析大項的加分平均分×第二電路分析大項的權重分值占所有大項權重分值總和的比例+…+第n電路分析大項的加分平均分×第n電路分析大項的權重分值占所有大項權重分值總和的比例；其中，

并且，第n電路分析子項的加分總值＝分析的元件組數(shù)×所述第n電路分析子項的加分權重；第n電路分析子項的分析加分值＝所述第n電路分析子項的加分總值—所述第n電路分析子項的分析減分值。

于本發(fā)明一實施例中，在將各所述分析結果相應帶入所述評分關系式中進行計算之前，還包括：展示各所述分析結果及其對應的權重，以供用戶根據(jù)需要對這些分析結果進行篩選；將篩選后的各分析結果會相應地代入所述評分關系式中進行計算。

于本發(fā)明一實施例中，所述方法還包括：獲取用戶添加的補充分析項的分析結果及其權重分值；將所述補充分析項的分析結果及其權重分值加入所述評分關系式中，從而計算得到最終的可制造性評分。

于本發(fā)明一實施例中，所述電路分析大項包括：元件本體間距項、光學點項、及外層線路項。

于本發(fā)明一實施例中，所述元件本體間距項包含的電路分析子項包括：各類元件間的安全距離項。

于本發(fā)明一實施例中，所述光學點項包含的電路分析子項包括：光學點數(shù)量項、光學點與孔安全距離項、及光學點與信號安全距離項。

于本發(fā)明一實施例中，所述外層線路項包含的電路分析子項包括：插件銅環(huán)尺寸項、過孔銅環(huán)尺寸項、及線路短路項。

于本發(fā)明一實施例中，所述可制造性評分的顯示方式包括：百分制、百分比制、餅圖、及柱狀圖中的一種或多種組合。

于本發(fā)明一實施例中，所述電路包括：pcb板、pcba板、芯片、或原理圖設計。

為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種集成電路設計的可制造性評分裝置，包括：分析規(guī)則模塊，用于設計評分規(guī)則，包括：設置各電路分析大項、及每個大項所對應的權重分值；設置各所述電路分析大項所包含的電路分析子項、及每個子項所對應的權重分值；設置由各所述電路分析大項及其權重分值、各所述電路分析子項及其權重分值所構成的評分關系式；分析模塊，用于分析待測電路的各所述電路分析子項的可制造性，從而得到各所述電路分析子項的分析結果；計算模塊，用于將各所述分析結果相應地代入所述評分關系式中進行計算，從而得到所述待測電路的可制造性評分；顯示模塊，用于顯示所述可制造性評分。

為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種存儲介質(zhì)，其中存儲有計算機程序，所述計算機程序被處理器加載執(zhí)行時，實現(xiàn)如上任一所述的集成電路設計的可制造性評分方法。

為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種電子設備，包括：處理器、及存儲器；其中，所述存儲器用于存儲計算機程序；所述處理器用于加載執(zhí)行所述計算機程序，以使所述電子設備執(zhí)行如上任一所述的集成電路設計的可制造性評分方法。

如上所述，本發(fā)明的集成電路設計的可制造性評分方法、裝置、介質(zhì)及設備，提供了比較標準、通用且合理的用于評價電路設計的可制造性的機制，有助于直觀地反映出電路設計的優(yōu)劣。另外，本發(fā)明除了作為設計優(yōu)劣的評價依據(jù)，還可以擴展應用于可靠性分析、熱分析、應力分析等多種領域的評分中。

附圖說明

圖1顯示為本發(fā)明一實施例中的集成電路設計的可制造性評分方法的流程示意圖。

圖2顯示為本發(fā)明另一實施例中的集成電路設計的可制造性評分方法的流程示意圖。

圖3顯示為本發(fā)明一實施例中的集成電路設計的可制造性評分裝置的模塊示意圖。

元件標號說明

s101～s103方法

301分析規(guī)則模塊

302分析模塊

303計算模塊

304顯示模塊

具體實施方式

以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。需說明的是，在不沖突的情況下，以下實施例及實施例中的特征可以相互組合。

需要說明的是，以下實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。

請參閱圖1，本發(fā)明提供一種集成電路設計的可制造性評分方法，用于對pcb板、pcba板、芯片、原理圖設計等的電路設計優(yōu)劣進行打分評價，包括：

步驟s101：設計評分規(guī)則，例如：各電路分析大項、及每個大項所對應的權重分值(如范圍在1至10內(nèi)的浮點數(shù))；各所述電路分析大項所包含的電路分析子項、及每個子項所對應的權重分值；由各所述電路分析大項及其權重分值、各所述電路分析子項及其權重分值所構成的評分關系式。除此之外，設計的規(guī)則內(nèi)容還包括：分析的對象、分析結果缺陷造成的生產(chǎn)問題、缺陷的等級、各大/小項目的權重不為空等。

如圖2所示，每個子項所對應的權重分值分為兩種，包括：減分權重、加分權重，如：范圍在1至10內(nèi)的浮點數(shù)。舉例來說，pcbmark檢查項的減分權重和加分權重都應分別為10，由于其屬于嚴重級缺陷，所以減分權重和加分權重都應當設置為最高。相對應地，所述評分關系式包括：減分法評分關系式、加分法評分關系式。于此，假設評分規(guī)則中設置了n個所述電路分析大項，并且每個所述電路分析大項包括n個電路分析小項(每個大項所包含的小項個數(shù)可以相同或不同)，則

所述減分法評分關系式為：

減分法電路可制造性評分＝第一電路分析大項的減分平均分×第一電路分析大項的權重分值占所有大項權重分值總和的比例+第二電路分析大項的減分平均分×第二電路分析大項的權重分值占所有大項權重分值總和的比例+…+第n電路分析大項的減分平均分×第n電路分析大項的權重分值占所有大項權重分值總和的比例；其中，

并且，第n電路分析子項的減分總值＝分析的元件組數(shù)×所述第n電路分析子項的減分權重；第n電路分析子項的分析減分值＝分析出缺陷的元件組數(shù)×所述第n電路分析子項的減分權重。

所述加分法評分關系式為：

加分法電路可制造性評分＝第一電路分析大項的加分平均分×第一電路分析大項的權重分值占所有大項權重分值總和的比例+第二電路分析大項的加分平均分×第二電路分析大項的權重分值占所有大項權重分值總和的比例+…+第n電路分析大項的加分平均分×第n電路分析大項的權重分值占所有大項權重分值總和的比例；其中，

并且，第n電路分析子項的加分總值＝分析的元件組數(shù)×所述第n電路分析子項的加分權重；第n電路分析子項的分析加分值＝所述第n電路分析子項的加分總值—所述第n電路分析子項的分析減分值。

步驟s102：分析待測電路的各所述電路分析子項的可制造性，從而得到各所述電路分析子項的分析結果。

步驟s103：將各所述分析結果相應地代入所述評分關系式中進行計算，從而得到所述待測電路的可制造性評分，并予以顯示。

在本發(fā)明一改進的實施方式中，在將各所述分析結果相應帶入所述評分關系式中進行計算之前，向用戶展示各所述分析結果及其對應的權重，以供用戶根據(jù)需要對這些分析結果進行篩選。隨后，再將篩選后的各分析結果相應地代入所述評分關系式中進行計算。

在本發(fā)明另一改進的實施方式中，在將各所述分析結果相應帶入所述評分關系式中進行計算之前，獲取用戶添加的補充分析項的分析結果及其權重分值。隨后，再將所述補充分析項的分析結果及其權重分值加入所述評分關系式中，從而計算得到最終的可制造性評分；或者，先根據(jù)所述評分關系式計算出可制造性的評分，再獲取用戶添加的補充分析項的分析結果及其權重分值，并將根據(jù)補充分析項的分析結果及其權重分值計算得到的分值與之前計算出的評分結合，以形成最終的可制造性評分。

需要說明的是，所述補充分析項是用戶手工添加的缺陷結果，這些缺陷一般是無法通過自動化的方式直接分析的缺陷。

得到的可制造性評分可以通過百分制、百分比制、餅圖、或柱狀圖等方式予以顯示。

如圖3所示，與上述方法實施例原理相似的是，本發(fā)明提供一種集成電路設計的可制造性評分裝置，包括：分析規(guī)則模塊301、分析模塊302、計算模塊303、顯示模塊304，還進一步包括了報告模塊(未圖示)。由于前述方法實施例中的技術特征可應用于本裝置實施例，因而不再重復贅述。

分析規(guī)則模塊301設計評分規(guī)則。分析模塊302分析待測電路的各所述電路分析子項的可制造性并得到各所述電路分析子項的分析結果。計算模塊303將各所述分析結果相應地代入所述評分關系式中進行計算，從而得到所述待測電路的可制造性評分。顯示模塊304顯示所述可制造性評分。

在本發(fā)明一改進的實施方式中，在將各所述分析結果相應帶入所述評分關系式中進行計算之前，顯示模塊304向用戶展示各所述分析結果及其對應的權重，以供用戶根據(jù)需要對這些分析結果進行篩選。隨后，計算模塊303再將篩選后的各分析結果相應地代入所述評分關系式中進行計算。

在本發(fā)明另一改進的實施方式中，在將各所述分析結果相應帶入所述評分關系式中進行計算之前，報告模塊先獲取用戶添加的補充分析項的分析結果及其權重分值。隨后，計算模塊303再將所述補充分析項的分析結果及其權重分值加入所述評分關系式中，從而計算得到最終的可制造性評分；或者，計算模塊303先根據(jù)所述評分關系式計算出可制造性的評分，報告模塊再獲取用戶添加的補充分析項的分析結果及其權重分值，并將根據(jù)補充分析項的分析結果及其權重分值計算得到的分值與之前計算出的評分結合，以形成最終的可制造性評分。

以下將通過一個具體的實施例詳細說明本發(fā)明的實現(xiàn)過程：

1)開啟分析規(guī)則模塊301，比如就做三大項的可制造性分析，分別為：元件本體間距分析、光學點分析、外層線路分析。大項權重分a分別為：5、10、6。那么大項比重值分別為：a/b＝5/(5+10+6)＝0.2381，a/b＝10/(5+10+6)＝0.4762，a/b＝6/(5+10+6)＝0.2857。

a)元件本體分析間距子項減分值和加分值分別為：

bodytobody_height(400～800mil)高元件間安全距離：c＝6，d＝6

bodytobody(chip)片狀元件間安全距離：c＝5，d＝6

bodytobody_height(>800mil)超高元件間安全距離：c＝6，d＝6

b)光學點分析子項減分值和加分值分別為：

pcbfidquantity光學點數(shù)量：c＝10，d＝10

featureclearancedrill光學點與孔安全距離：c＝4，d＝4.5

fidclearanceonsignal光學點與信號安全距離：c＝3，d＝3

c)外層線路分析子項減分值和加分值分別為:

pthpadannularring插件銅環(huán)尺寸：c＝6，d＝6.5

viaannularring過孔銅環(huán)尺寸：c＝2，d＝2.5

circuitshort線路短路：c＝8，d＝8.5

2)開啟分析模塊302，并同時調(diào)用計算模塊303；

a)進行元件本體分析間距分析檢測：

bodytobody_height(400～800mil)高元件間安全距離如果有5組元件分析子項減分總值為∑(c)＝5*6，則分析子項加分總值為∑(d)＝5*6，并且檢測到1組有問題那么子項分析減分值為∑(e)＝1*6，分析加分值為∑(f)＝(5-1)*6；

bodytobody(chip)片狀元件間安全距離如果有100組元件分析子項減分總值為∑(c)＝100*5，分析子項加分總值為∑(d)＝100*5，并且1組有問題那么子項分析減分值為∑(e)＝1*5，分析加分值為∑(f)＝(100-1)*5；

bodytobody_heigh-t(>800mil)超高元件間安全距離如果有2組元件分析子項減分總值∑(c)＝2*6，分析子項加分總值∑(d)＝2*6，并且檢測到一組有問題那么子項分析減分值為∑(e)＝1*6，分析加分值為∑(f)＝(2-1)*6；

b)進行光學點分析檢測：

pcbfidquantity光學點數(shù)量分析，如果要求2個或以上數(shù)量，發(fā)現(xiàn)有2個則光學點數(shù)量分析子項減分總分值為∑(c)＝2*10，加分總值為∑(d)＝2*10，分析減分值為∑(e)＝0*10，分析加分值為∑(f)＝(2-0)*10；

featureclearancedrill光學點與孔安全距離，如果有2光學點數(shù)量分析子項減分總值為∑(c)＝2*4，分析子項加分總值為∑(d)＝2*4.5，并且檢測到1組有問題那么子項分析減分值為∑(e)＝1*4，分析加分值為∑(f)＝(2-1)*4.5；

fidclearanceonsignal光學點與信號安全距離分析沒有問題，分析子項減分總值為∑(c)＝2*3，分析子項加分總值為∑(d)＝2*3，并且檢測沒有問題那么子項分析減分值為∑(e)＝0*3，分析加分值為∑(f)＝(2-0)*3；

c)進行外層線路分析檢測：

pthpadannularring插件銅環(huán)尺寸分析，如果有40個插件銅環(huán)尺寸需要分析則分析子項減分總值為∑(c)＝40*6，分析子項加分總值為∑(d)＝40*6.5，發(fā)現(xiàn)問題的有7個，那么子項分析減分值為∑(e)＝7*6，分析加分值為∑(f)＝(40-7)*6.5；

viaannularring過孔銅環(huán)尺寸分析，如果有1000個via過孔，那么分析子項減分總值為∑(c)＝1000*2，分析子項加分總值為∑(d)＝1000*2.5，發(fā)現(xiàn)問題的有0個，那么子項分析減分值為∑(e)＝0*2，分析加分值為∑(f)＝(1000-0)*2.5；

circuitshort線路短路分析，如果有168個線路需要分析則分析子項減分總值為∑(c)＝168*8，分析子項加分總值為∑(d)＝168*8.5，發(fā)現(xiàn)問題的有0個，那么子項分析減分值為∑(e)＝0*168，分析加分值為∑(f)＝(168-0)*8.5。

3)可制造性評價值計算如下：

a)減分法評價值：∑(average((∑(c)-∑(e))/∑(c))*a/b)

具體數(shù)值計算：

((((5*6)-(1*6))/(5*6)+((100*5)-(1*5))/(100*5)+((2*6)-(1*6))/(2*6))/3)*0.2381+((((2*10)-(0*10))/(2*10)+((2*4)-(1*4))/(2*4)+((2*3)-(0*3))/(2*3))/3)*0.4762+((((40*6)-(7*6))/(40*6)+((1000*2)-(0*2))/(1000*2)+((168*8)-(0*8))/(168*8))/3)*0.2857＝0.8476

以百分制顯示也就是85分左右。

b)加分法評價值：∑(average(∑(f)/∑(d))*a/b)

具體數(shù)值計算：

((((5-1)*6)/(5*6)+((100-1)*6)/(100*6)+((2-1)*6)/(2*6))/3)*0.2381+((((2-0)*10)/(2*10)+((2-1)*4.5)/(2*4.5)+((2-0)*3)/(2*3))/3)*0.4762+((((40-7)*6.5)/(40*6.5)+((1000-0)*2.5)/(1000*2.5)+((168-0)*8.5)/(168*8.5))/3)*0.2857＝0.8476

以百分制顯示也就是85分左右。

4)開啟顯示模塊304將減分法評價值或加分法評價值用百分比制、餅圖、柱狀圖等方式顯示出來，可以將其輸出到excel、pdf、word、html等報告中供用戶使用。

除此之外，本發(fā)明還包括一種存儲介質(zhì)和一種電子設備，由于前述實施例中的技術特征可以應用于存儲介質(zhì)實施例、電子設備實施例，因而不再重復贅述。

所述存儲介質(zhì)包括：rom、ram、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)，其中存儲有計算機程序，該計算程序在被處理器加載執(zhí)行時，實現(xiàn)前述實施例中集成電路設計的可制造性評分方法的全部或部分步驟。

所述電子設備為包括處理器(cpu/mcu/soc)、存儲器(rom/ram)。特別的，該存儲器中存儲有計算機程序，該處理器在加載執(zhí)行所述計算機程序時，實現(xiàn)前述實施例中集成電路設計的可制造性評分方法的全部或部分步驟。

綜上所述，本發(fā)明相比于目前行業(yè)方案，能夠通俗直觀地顯示電路設計的可制造性優(yōu)劣。由于本發(fā)明使用權重分值客觀地評估設計的優(yōu)劣，即便是非專業(yè)人士也能從可制造性的角度一眼看出設計的優(yōu)劣。例如：在本發(fā)明實施之前，一塊簡單的pcb板只有50個元件，出現(xiàn)一個元件間距近的問題，以及一塊復雜的pcb板有500個元件，也出現(xiàn)一個元件間距近的問題，現(xiàn)有的方法分析所顯示的結果是一樣的，都是一個問題，但是實際上該問題在簡單pcb板上是不應該出現(xiàn)的，即簡單pcb板的設計較差，而對于擁有500個元件的復雜pcb板上由于空間有限，出現(xiàn)一個元件間距近的問題無法避免，是應該在工藝上去規(guī)避和注意的。所以，本發(fā)明的實施可以有效的避免設計人員與制造人員的相互推諉扯皮，也可以對于智能制造有定性的規(guī)定(比如評價值95分才可以生產(chǎn))，有效克服了現(xiàn)有技術中的種種缺點而具高度產(chǎn)業(yè)利用價值。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。