本發(fā)明涉及一種基于cscripts進(jìn)行purley平臺cpu端pcietxeq調(diào)整的方法。

背景技術(shù)：

由于pcie3.0的速率已經(jīng)達(dá)到8gb/s，而且傳輸?shù)耐ǖ劳枰?jīng)歷主板至板卡，整個(gè)鏈路會比較長，這樣就會導(dǎo)致高速信號比較大的損耗。為補(bǔ)償通道的損耗，確保接收端信號眼圖能夠張開，通過使用相應(yīng)的加重(去加重或者預(yù)加重)及均衡技術(shù)是非常有必要的。因此，pcie3.0在發(fā)送端使用了施加去加重(de-emphasis)和前沖(preshoot)功能。實(shí)際上，pcie3.0的去加重(de-emphasis)和前沖(preshoot)功能是通過一個(gè)三階fir濾波器實(shí)現(xiàn)的。如圖1所示，其中：c-1,c0與c+1三個(gè)參數(shù)值即我們所說的txeq值?，F(xiàn)有方案是通過在bios中對dntxpreset選項(xiàng)進(jìn)行修改來調(diào)整，選項(xiàng)中有auto、p0、p1、p2、p3、p4、p5、p6、p7、p8、p9總共11種設(shè)置。當(dāng)選擇auto時(shí)，pcie鏈路在training完成后將cpu端的pcietxeq自動設(shè)置為理論上的最優(yōu)值，選擇p0到p9這10中設(shè)置時(shí)，txeq會被固定為p0到p9對應(yīng)的參數(shù)。

由于需要開機(jī)進(jìn)入bios界面進(jìn)行設(shè)置，且為使設(shè)置的參數(shù)值生效，需要重啟系統(tǒng)，該過程所需要的時(shí)間較長，在需要調(diào)整試驗(yàn)多種txeq參數(shù)時(shí)，會占用測試工程師較多的時(shí)間，檢驗(yàn)效率低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種基于cscripts進(jìn)行purley平臺cpu端pcietxeq調(diào)整的方法，該方法在修改完txeq參數(shù)后，可立即執(zhí)行相關(guān)測試，無需重啟系統(tǒng)，可極大縮短測試的時(shí)間。

為實(shí)現(xiàn)上述目的，本發(fā)明采用下述技術(shù)方案：

一種基于cscripts進(jìn)行purley平臺cpu端pcietxeq調(diào)整的方法，包括以下步驟：

s1、進(jìn)行txeq調(diào)整前，需先將cpuhalt，使cpu只響應(yīng)修改txeq參數(shù)的命令，不進(jìn)行其他計(jì)算操作；

s2、確認(rèn)當(dāng)前cpuuniphy所有l(wèi)ane的狀態(tài)，判斷待調(diào)整的pcieport是否處在l0狀態(tài)，是，確認(rèn)該port所有l(wèi)ane的狀態(tài)；否，在bios中調(diào)整或者重啟機(jī)臺；

s3、確認(rèn)當(dāng)前的pcie拓?fù)?，確認(rèn)待調(diào)整pcieport的portnumber；

s4、對相應(yīng)pcieport的txeq進(jìn)行調(diào)整；

s5、判斷參數(shù)修改是否有效，若修改無效，則判斷當(dāng)前pcieport是否處在gen3狀態(tài)下，如果當(dāng)前pcieport處在gen3狀態(tài)下,重啟系統(tǒng)后從步驟s1執(zhí)行；如果當(dāng)前pcieport回退到了gen1狀態(tài)下，則通過re-enable該pcieport，然后判斷參數(shù)修改是否有效，若仍然無效，則重啟系統(tǒng)后從步驟s1執(zhí)行；有效，結(jié)束。

進(jìn)一步地，步驟s1中，需先將cpuhalt是通過輸入命令unistart(),使以uni.為前綴的命令可以執(zhí)行實(shí)現(xiàn)的。

進(jìn)一步地，步驟s2中，執(zhí)行命令uni.showstatus()，確認(rèn)當(dāng)前cpuuniphy部分所有l(wèi)ane的狀態(tài)，具體包括upiport，dmiport，pcieport的lane的狀態(tài)，讀取pcieport的lane的狀態(tài)。

進(jìn)一步地，步驟s3中，執(zhí)行命令pcie.topology()，確認(rèn)當(dāng)前的pcie拓?fù)?，?zhí)行命令pcie.port_map()，確認(rèn)待調(diào)整port的portnumber。

進(jìn)一步地，步驟s4中，執(zhí)行uni.settxeq()命令，對相應(yīng)pcieport的txeq進(jìn)行調(diào)整。

進(jìn)一步地，對相應(yīng)pcieport的txeq進(jìn)行調(diào)整具體包括對cm1、c0、cp1參數(shù)的調(diào)整，cm1、c0、cp1分別對應(yīng)三階fir濾波器的c-1、c0與c+1，根據(jù)鏈路的實(shí)際情況采用下表中這十組值或其他取值

進(jìn)一步地，其他取值需要滿足cm1+c0+cp1＝63。

進(jìn)一步地，步驟s5中，執(zhí)行uni.gettxeq()命令，確認(rèn)參數(shù)修改是否有效，若修改無效，則執(zhí)行pcie.topology()命令確認(rèn)當(dāng)前pcieport是否處在gen3狀態(tài)下，如果當(dāng)前port回退到了gen1狀態(tài)下，則通過re-enable該port，然后再次執(zhí)行uni.gettx()命令來確認(rèn)參數(shù)修改是否有效。

本發(fā)明的有益效果是，

本發(fā)明通過cscripts對purley平臺cpu的pcietxeq進(jìn)行更改，更改完成后進(jìn)行eq參數(shù)確認(rèn)。若更改完后pcie鏈路降速到gen1，則通過re-enable相應(yīng)pcieport的方法使相應(yīng)鏈路重新training回gen3，再次確認(rèn)eq參數(shù)修改是否有效。實(shí)現(xiàn)在無需頻繁重啟系統(tǒng)的情況下對cpu端pcietxeq進(jìn)行連續(xù)修改，可以做到即改即測，可以極大地提高測試效率。

附圖說明

圖1是三階fir濾波器示意圖；

圖2是本發(fā)明流程圖；

圖3是cpuuniphy部分所有l(wèi)ane的狀態(tài)圖。

具體實(shí)施方式

如圖2所示，一種基于cscripts進(jìn)行purley平臺cpu端pcietxeq調(diào)整的方法，包括以下步驟：s1、進(jìn)行txeq調(diào)整前，需先將cpuhalt，使cpu只響應(yīng)修改txeq參數(shù)的命令，不進(jìn)行其他計(jì)算操作；s2、確認(rèn)當(dāng)前cpuuniphy所有l(wèi)ane的狀態(tài)，如圖3所示，判斷待調(diào)整的pcieport是否處在l0狀態(tài)，是，確認(rèn)該port所有l(wèi)ane的狀態(tài)；否，在bios中調(diào)整或者重啟機(jī)臺；s3、確認(rèn)當(dāng)前的pcie拓?fù)?，確認(rèn)待調(diào)整pcieport的portnumber；s4、對相應(yīng)pcieport的txeq進(jìn)行調(diào)整；s5、判斷參數(shù)修改是否有效，若修改無效，則判斷當(dāng)前pcieport是否處在gen3狀態(tài)下，如果當(dāng)前pcieport處在gen3狀態(tài)下,重啟系統(tǒng)后從步驟s1執(zhí)行；如果當(dāng)前pcieport回退到了gen1狀態(tài)下，則通過re-enable該pcieport，然后判斷參數(shù)修改是否有效，若仍然無效，則重啟系統(tǒng)后從步驟s1執(zhí)行；有效，結(jié)束。

下面以將連接在x8帶寬下的cpu0pcieport1atxeq修改為preset8為例，通過具體實(shí)施方式對本發(fā)明進(jìn)一步說明：該方法的實(shí)現(xiàn)步驟如下：

1、在待檢驗(yàn)的主板上安裝上cpu、內(nèi)存、服務(wù)器電源；

2、接通ac電源，并開機(jī)進(jìn)入bios設(shè)置界面，將evdfxfeatures選項(xiàng)設(shè)置為enable，重啟系統(tǒng)。

3、用intel的itp工具將主板的xdp接口與pc連接。在pc端打開cscripts腳本。

4、執(zhí)行命令halt()，將cpu停住。

5、執(zhí)行命令uni.showstatus(),查看cpu0的port1a所有l(wèi)ane的狀態(tài)，確認(rèn)是否link在x8的gen3速率下。

6、執(zhí)行命令pcie.topology()，查看cpu0的pcie拓?fù)?。?zhí)行pcie.port_map(),確認(rèn)cpu0port1a對應(yīng)的portnumber。

7、執(zhí)行命令uni.settxeq(cpu0,”p1”,lanemask＝0xff,cm1＝0x8,c0＝0x2f,cp1＝0x8),將cpu0port1a的txeq參數(shù)設(shè)置為preset8所對應(yīng)的參數(shù)。

8、執(zhí)行命令uni.gettxeq(cpu0,”p1”),確認(rèn)參數(shù)修改是否有效。若無效，則先后執(zhí)行命令pcie.linkdisable(0,2)與pcie.linkenable(0,2)，將該pcieport重新激活。再次執(zhí)行命令uni.gettxeq(cpu0,”p1”)確認(rèn)參數(shù)，一般情況下，此時(shí)參數(shù)修改已經(jīng)生效。若參數(shù)修改仍無效，則重啟系統(tǒng)，重新執(zhí)行以上步驟。

上述雖然結(jié)合附圖對本發(fā)明的具體實(shí)施方式進(jìn)行了描述，但并非對本發(fā)明保護(hù)范圍的限制，所屬領(lǐng)域技術(shù)人員應(yīng)該明白，在本發(fā)明的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動即可做出的各種修改或變形仍在本發(fā)明的保護(hù)范圍以內(nèi)。