本發(fā)明涉及一種mcu芯片，具體是一種基于otp存儲器的低成本高速mcu芯片。

背景技術：

mcu芯片的運行速度與芯片生產制造時所采用的集成電路生產制程是相關的，當采用更高級的集成電路生產制程時，芯片的運行速度就能夠明顯地提高，但是需要付出更高的制造成本。當集成電路生產制程是一定的時候，我們會發(fā)現，在低成本的otp型mcu芯片中，mcu芯片的運行速率瓶頸總是在otp存儲器的訪問速度上。

技術實現要素：

本發(fā)明的目的在于提供一種基于otp存儲器的低成本高速mcu芯片，以解決上述背景技術中提出的問題。

為實現上述目的，本發(fā)明提供如下技術方案：

一種基于otp存儲器的低成本高速mcu芯片，將需要快速執(zhí)行的指令碼從otp存儲器（otp）中一次性地保存至加速存儲器（ac_sram），使mcu芯片能夠以超越otp存儲器的訪問速度上限的速率，加速存儲器中讀回指令碼并且執(zhí)行相應的指令操作

作為本發(fā)明進一步的方案：基于otp存儲器的低成本高速mcu芯片包括時鐘模塊（clock）、復位模塊（reset）、mcu內核（mcu_core）、芯片選項控制單元（option）、otp存儲器（otp）、程序存儲器接口控制模塊（pmem_intf）、加速存儲器（ac_sram）、加載控制模塊（ld_ctrl）、普通數據存儲器（sram）、數據存儲器接口控制模塊（dmem_intf），所述mcu內核（mcu_core）分別連接程序存儲器接口控制模塊（pmem_intf）、數據存儲器接口控制模塊（dmem_intf）和時鐘模塊（clock），數據存儲器接口控制模塊（dmem_intf）還分別連接普通數據存儲器（sram）和加速存儲器（ac_sram），加速存儲器（ac_sram）還分別連接程序存儲器接口控制模塊（pmem_intf）和加載控制模塊（ld_ctrl），程序存儲器接口控制模塊（pmem_intf）還連接otp存儲器（otp），otp存儲器（otp）還連接加載控制模塊（ld_ctrl），加載控制模塊（ld_ctrl）還連接芯片選項控制單元（option）。

作為本發(fā)明再進一步的方案：所述mcu內核（mcu_core）還連接復位模塊（reset）。

與現有技術相比，本發(fā)明的有益效果是：本發(fā)明通過使用將需要快速執(zhí)行的指令碼從otp存儲器中一次性地保存至加速存儲器，可以使mcu芯片能夠以超越otp存儲器的訪問速度上限的速率，從加速存儲器中讀回指令碼并且執(zhí)行相應的指令操作，從而可以在幾乎不影響mcu芯片生產成本的前提下，使mcu芯片能夠適用于對處理速度要求更高的使用場合，大大提高mcu芯片的市場競爭力。

附圖說明

圖1為基于otp存儲器的低成本高速mcu芯片的電氣原理圖。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參閱圖1，本發(fā)明實施例中，一種基于otp存儲器的低成本高速mcu芯片，將需要快速執(zhí)行的指令碼從otp存儲器（otp）中一次性地保存至加速存儲器（ac_sram），使mcu芯片能夠以超越otp存儲器的訪問速度上限的速率，加速存儲器中讀回指令碼并且執(zhí)行相應的指令操作

基于otp存儲器的低成本高速mcu芯片包括時鐘模塊（clock）、復位模塊（reset）、mcu內核（mcu_core）、芯片選項控制單元（option）、otp存儲器（otp）、程序存儲器接口控制模塊（pmem_intf）、加速存儲器（ac_sram）、加載控制模塊（ld_ctrl）、普通數據存儲器（sram）、數據存儲器接口控制模塊（dmem_intf），所述mcu內核（mcu_core）分別連接程序存儲器接口控制模塊（pmem_intf）、數據存儲器接口控制模塊（dmem_intf）和時鐘模塊（clock），數據存儲器接口控制模塊（dmem_intf）還分別連接普通數據存儲器（sram）和加速存儲器（ac_sram），加速存儲器（ac_sram）還分別連接程序存儲器接口控制模塊（pmem_intf）和加載控制模塊（ld_ctrl），程序存儲器接口控制模塊（pmem_intf）還連接otp存儲器（otp），otp存儲器（otp）還連接加載控制模塊（ld_ctrl），加載控制模塊（ld_ctrl）還連接芯片選項控制單元（option）。

所述mcu內核（mcu_core）還連接復位模塊（reset）。

本發(fā)明的工作原理是：芯片選項控制單元（option）本質上為一組非易失性存儲器，工作模式的配置需要在芯片應用到場景之前，由用戶將配置控制信息燒寫至這組非易失性存儲器內部。mcu芯片在場應用時，當芯片上電復位之后，芯片選項控制單元（option）會從其內的非易失性存儲器中加載出芯片的所有配置控制信息，用于控制芯片相關工作模式。mcu芯片有2種工作模式，通過芯片內部的芯片選項控制單元（option）來選擇。當用戶以普通模式使用mcu芯片的時候，芯片選項控制單元（option）輸出的加速模式使能信號（ac_en）為低電平狀態(tài)，加載控制模塊（ld_ctrl）在檢測到加速模式使能信號（ac_en）為低電平狀態(tài)后，將不會啟動從otp存儲器中的加速指令碼段加載至加速存儲器（ac_sram）的過程。加速存儲器（ac_sram）與mcu芯片內的普通數據存儲器（sram）一起被用作mcu芯片內的數據存儲器使用，滿足用戶應用的數據存儲需求。數據存儲器接口控制模塊（dmem_intf）負責對mcu的數據存儲訪問進行譯碼，將mcu的數據請求地址對應地映射到加速存儲器（ac_sram）或mcu芯片內的普通數據存儲器（sram）上，并將對應的數據返回至mcu內核（mcu_core）。

當用戶以加速模式使用mcu芯片的時候，當芯片上電復位之后，芯片選項控制單元（option）輸出的加速模式使能信號（ac_en）為高電平狀態(tài)，加載控制模塊（ld_ctrl）在檢測到加速模式使能信號（ac_en）為高電平狀態(tài)后，將啟動從otp存儲器中的加速指令碼段加載至加速存儲器（ac_sram）的過程。otp存儲器中特定的區(qū)域將需要快速運行的程序指令碼逐一讀出，并且存儲至加速存儲器（ac_sram）中。當加載過程完成后，復位模塊（reset）將釋放mcu內核復位信號，mcu芯片開始執(zhí)行用戶指令。同時，復位模塊（reset）將持續(xù)使加載控制模塊（ld_ctrl）處于復位狀態(tài)，以節(jié)省功耗。在加速模式下，用戶程序所對應的指令碼分兩種部分：一部分是常規(guī)運行指令碼；另一部分是快速運行指令碼?？焖龠\行指令碼保存于otp存儲器中的特定區(qū)域。通過此前所述的過程，快速運行指令碼已經被完整地保存至加速存儲器（ac_sram）中。程序存儲器接口控制模塊（pmem_intf）負責對mcu的程序存儲訪問進行譯碼，將mcu的指令請求地址對應地映射到加速存儲器（ac_sram）或mcu芯片內的otp存儲器上，并將對應的指令返回至mcu內核（mcu_core）。mcu芯片工作時，當需要執(zhí)行常規(guī)指令碼時，mcu內核通過程序存儲器接口控制模塊（pmem_intf），以常規(guī)運行速率從otp存儲器中讀回指令碼，然后在mcu內核中對讀回的指令碼進行譯碼，和執(zhí)行相應的指令操作。當需要執(zhí)行快速指令碼時，mcu內核需要先通過輸出時鐘選擇控制信號（ck_ctrl）至時鐘模塊（clock），控制時鐘模塊（clock）將芯片內核運行時鐘切換至高頻時鐘輸出模式，然后通過程序存儲器接口控制模塊（pmem_intf），可以以相對較快的速率從加速存儲器（ac_sram）中讀回指令碼，然后在mcu內核中對讀回的指令碼進行譯碼，和執(zhí)行相應的指令操作。當mcu芯片需要從快速指令段的處理過程，需要切換為執(zhí)行普通指令時，亦需要先通過控制時鐘模塊（clock）將芯片內核運行時鐘切換至常規(guī)時鐘輸出模式，然后才可以以常規(guī)運行速率從otp存儲器中讀回指令碼并執(zhí)行。對于mcu芯片典型的高速應用，mcu芯片一般只在較小一部分指令段需要以較高的速度進行運行處理，而在其余的大多數指令里面，只需要常規(guī)的運行處理速度就足夠了。因此，只需要常規(guī)速度運行處理的指令依然保存于otp存儲器當中，而需要快速運行處理的小部分指令即保存于加速存儲器當中，所以本方案具有較高的實用性。

本發(fā)明描述一種基于otp存儲器的低成本高速mcu芯片實現方案。本發(fā)明中，mcu芯片包括有普通模式和加速模式。在低成本的otp型mcu芯片中，mcu芯片的運行速率瓶頸總是在otp存儲器的訪問速度上。

在低成本的otp型mcu芯片中，mcu芯片的運行速率瓶頸總是在otp存儲器的訪問速度上。本發(fā)明通過使用將需要快速執(zhí)行的指令碼從otp存儲器中一次性地保存至加速存儲器，可以使mcu芯片能夠以超越otp存儲器的訪問速度上限的速率，從加速存儲器中讀回指令碼并且執(zhí)行相應的指令操作，從而可以在幾乎不影響mcu芯片生產成本的前提下，使mcu芯片能夠適用于對處理速度要求更高的使用場合，大大提高mcu芯片的市場競爭力。

對于mcu芯片典型的高速應用，mcu芯片一般只在較小一部分指令段需要以較高的速度進行運行處理，而在其余的大多數指令里面，只需要常規(guī)的運行處理速度就足夠了。因此，只需要常規(guī)速度運行處理的指令依然保存于otp存儲器當中，而需要快速運行處理的小部分指令即保存于加速存儲器當中，所以本方案具有較高的實用性。

另外，當使用場合只需要使用到mcu芯片的常規(guī)速度即可滿足其對指令處理速度的要求，但是卻需要較大的數據存儲空間時，mcu芯片內部的加速存儲器（ac_sram）亦能夠被作為數據存儲器來使用。因此，通過本方案還可以使mcu芯片適用于對數據存儲空間要求更高的使用場合。

對于本領域技術人員而言，顯然本發(fā)明不限于上述示范性實施例的細節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實現本發(fā)明。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和范圍內的所有變化囊括在本發(fā)明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。

此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。