国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      基于雙端口RAM的寄存器輸出的FIFO電路、方法、芯片及設(shè)備與流程

      文檔序號(hào):39344422發(fā)布日期:2024-09-10 12:06閱讀:21來(lái)源:國(guó)知局
      基于雙端口RAM的寄存器輸出的FIFO電路、方法、芯片及設(shè)備與流程

      本發(fā)明涉及數(shù)據(jù)存儲(chǔ),具體是涉及一種基于雙端口ram的寄存器輸出的fifo電路、方法、芯片及設(shè)備。


      背景技術(shù):

      1、在芯片設(shè)計(jì)或者fpga(field?programmable?gate?array,現(xiàn)場(chǎng)可編程門(mén)陣列)開(kāi)發(fā)領(lǐng)域,fifo(first?input?first?output?,先入先出)的接口信號(hào),通常是基于雙端口ram(random?access?memory,隨機(jī)存取存儲(chǔ)器)的控制邏輯電路,轉(zhuǎn)換為fifo的讀寫(xiě)接口時(shí)序。fifo的數(shù)據(jù)位寬,即為ram的數(shù)據(jù)位寬;fifo的深度,即ram的深度。fifo的讀寫(xiě)操作是彼此獨(dú)立的,它們可以根據(jù)讀寫(xiě)接口各自的狀態(tài),同時(shí)進(jìn)行,所以fifo一般采用雙端口ram。

      2、參見(jiàn)圖1,現(xiàn)有fifo電路的結(jié)構(gòu)通常分為四個(gè)部分:寫(xiě)控制邏輯電路101、雙端口ram102、讀控制邏輯電路103、讀寫(xiě)同步電路104。寫(xiě)控制邏輯電路101產(chǎn)生寫(xiě)數(shù)據(jù)指針或?qū)懹?jì)數(shù),控制雙端口ram102的寫(xiě)使能、寫(xiě)地址、寫(xiě)數(shù)據(jù)等,并產(chǎn)生fifo的滿標(biāo)志信號(hào)。讀控制邏輯電103路產(chǎn)生讀數(shù)據(jù)指針或讀計(jì)數(shù),控制雙端口ram102的讀使能、讀地址、讀數(shù)據(jù)等,并產(chǎn)生fifo的空標(biāo)志信號(hào)。讀寫(xiě)同步電路104用于同步寫(xiě)數(shù)據(jù)指針或?qū)懹?jì)數(shù)到讀控制時(shí)鐘域,以便與讀數(shù)據(jù)指針或讀計(jì)數(shù)比較產(chǎn)生空標(biāo)志信號(hào),以及用于同步讀數(shù)據(jù)指針或讀計(jì)數(shù)到寫(xiě)控制時(shí)鐘域,與寫(xiě)數(shù)據(jù)指針或?qū)懹?jì)數(shù)比較產(chǎn)生滿標(biāo)志信號(hào)。

      3、芯片設(shè)計(jì)和fpga開(kāi)發(fā)時(shí),ip(intellectual?property,知識(shí)產(chǎn)權(quán))提供商提供的ram標(biāo)準(zhǔn)單元ip都是ram?block。大深度的fifo,需要多個(gè)標(biāo)準(zhǔn)單元的ram?block拼接組成。fifo中對(duì)ram數(shù)據(jù)進(jìn)行讀寫(xiě)時(shí),存在走線的延時(shí),隨著fifo的深度增加,將會(huì)越來(lái)越大,將嚴(yán)重制約整個(gè)芯片或者fpga的所能達(dá)到的最高時(shí)鐘頻率。特別是fpga,它的ram在芯片中的位置都是固定的,從而導(dǎo)致在讀出數(shù)據(jù)時(shí)產(chǎn)生更大的讀出走線延遲。參見(jiàn)圖2,隨著ram?block的數(shù)量n越大,輸出數(shù)據(jù)q的走線routing長(zhǎng)度到輸出選擇電路mux_sel的距離越長(zhǎng),造成走線電路延遲越大。

      4、為了解決ram讀出數(shù)據(jù)走線延遲過(guò)大的問(wèn)題,通常有兩種辦法,一種是自己在ramip核外額外增加一級(jí)讀數(shù)據(jù)寄存器邏輯輸出,另一種是利用ram?ip核提供商提供現(xiàn)成的寄存器模式,由ram?ip核自帶的寄存器直接輸出讀數(shù)據(jù)。兩種寄存器輸出的區(qū)別在于寄存器離ram讀出數(shù)據(jù)的走線距離,ip自帶寄存器模式的寄存器緊鄰每個(gè)ram?block模塊,走線距離要短,理論上可以得到更高的最高時(shí)鐘頻率。

      5、使用ram的寄存器輸出模式時(shí),包括自己在ram外增加寄存器輸出或者使用ram?ip核自帶的寄存器模式輸出。但是,現(xiàn)有的ram的寄存器輸出模式仍存在一些缺點(diǎn),例如ram最后的讀數(shù)據(jù)固定在讀地址后的一個(gè)時(shí)鐘周期內(nèi)有效而不能保持一直有效,以及由于寄存器輸出后需要設(shè)置一定的數(shù)據(jù)控制邏輯以適應(yīng)后面使用讀數(shù)據(jù)的時(shí)序邏輯或組合邏輯,會(huì)帶來(lái)一定的路徑延時(shí)。


      技術(shù)實(shí)現(xiàn)思路

      1、本發(fā)明的第一目的是提供一種可維持ram讀數(shù)據(jù)持續(xù)有效且提高fifo電路邏輯布線效果的基于雙端口ram的寄存器輸出的fifo電路。

      2、本發(fā)明的第二目的是提供一種可維持ram讀數(shù)據(jù)持續(xù)有效且提高fifo電路邏輯布線效果的基于雙端口ram的寄存器輸出的fifo控制方法。

      3、本發(fā)明的第三目的是提供一種包括上述基于雙端口ram的寄存器輸出的fifo電路的芯片。

      4、本發(fā)明的第四目的是提供一種包括上述基于雙端口ram的寄存器輸出的fifo電路或芯片的電子設(shè)備。

      5、為了實(shí)現(xiàn)上述的第一目的,本發(fā)明提供的一種基于雙端口ram的寄存器輸出的fifo電路,包括寫(xiě)控制模塊、讀控制模塊、雙端口ram模塊、時(shí)鐘同步模塊,雙端口ram模塊分別連接寫(xiě)控制模塊和讀控制模塊,時(shí)鐘同步模塊分別連接寫(xiě)控制模塊和讀控制模塊,雙端口ram模塊包括ram單元,其中,還包括:門(mén)控時(shí)鐘寄存器模塊,門(mén)控時(shí)鐘寄存器模塊包括門(mén)控時(shí)鐘單元和寄存器,門(mén)控時(shí)鐘單元分別連接讀控制模塊和寄存器的時(shí)鐘端,寄存器的數(shù)據(jù)輸入端連接ram單元,門(mén)控時(shí)鐘單元用于從讀控制模塊獲取ram讀使能信號(hào)和ram讀時(shí)鐘信號(hào),并基于ram讀使能信號(hào)和ram讀時(shí)鐘信號(hào)輸出門(mén)控信號(hào)至寄存器的時(shí)鐘端。

      6、由上述方案可見(jiàn),本發(fā)明通過(guò)門(mén)控讀出的ram數(shù)據(jù)后的輸出寄存器的時(shí)鐘的方式,實(shí)現(xiàn)寄存器輸出ram讀數(shù)據(jù)的效果。本發(fā)明實(shí)現(xiàn)的有益效果包括:(1)控制ram最后的讀數(shù)據(jù)保持輸出在寄存器輸出端一直有效,而不是固定一個(gè)時(shí)鐘周期有效;(2)基于受控寄存器輸出端的數(shù)據(jù)維持特性,構(gòu)建的fifo電路,可以過(guò)濾ram輸出的無(wú)效數(shù)據(jù),減少fifo電路輸出數(shù)據(jù)的動(dòng)態(tài)翻轉(zhuǎn),降低動(dòng)態(tài)功耗;(3)門(mén)控時(shí)鐘寄存器模塊的插入,使ram輸出數(shù)據(jù)和后面使用讀數(shù)據(jù)的時(shí)序邏輯或組合邏輯之間增加了一級(jí)流水線,減少了ram輸出數(shù)據(jù)布局布線的難度;(4)門(mén)控寄存器時(shí)鐘模塊的控制相比常規(guī)的數(shù)據(jù)控制使能信號(hào)來(lái)控制,雖然邏輯復(fù)雜度一樣,但是減少了寄存器輸出后的數(shù)據(jù)控制邏輯,從而使ram讀數(shù)據(jù)與后面使用讀數(shù)據(jù)的時(shí)序邏輯或組合邏輯之間的路徑延時(shí)更短,后面邏輯的布局布線更容易。

      7、進(jìn)一步的方案是,雙端口ram?模塊包括門(mén)控時(shí)鐘寄存器模塊。

      8、進(jìn)一步的方案是,門(mén)控時(shí)鐘單元包括鎖存器和與門(mén),鎖存器的數(shù)據(jù)輸入端和鎖存器的控制端均與讀控制模塊連接,鎖存器的數(shù)據(jù)輸入端用于從讀控制模塊獲取ram讀使能信號(hào),鎖存器的控制端用于從讀控制模塊獲取ram讀時(shí)鐘信號(hào),鎖存器的數(shù)據(jù)輸出端連接與門(mén)的第一輸入端,與門(mén)的第二輸入端連接讀控制模塊,與門(mén)的第二輸入端用于從讀控制模塊獲取ram讀時(shí)鐘信號(hào),與門(mén)的輸出端連接寄存器的時(shí)鐘端。

      9、由此可見(jiàn),門(mén)控時(shí)鐘單元由低電平敏感的鎖存器和與門(mén)實(shí)現(xiàn),可以消除ram時(shí)鐘使能信號(hào)和時(shí)鐘沿之間偏差導(dǎo)致的門(mén)控信號(hào)產(chǎn)生的毛刺。

      10、為了實(shí)現(xiàn)上述的第二目的,本發(fā)明提供的一種基于雙端口ram的寄存器輸出的fifo控制方法,應(yīng)用于上述的基于雙端口ram的寄存器輸出的fifo電路,其中,包括以下步驟:門(mén)控時(shí)鐘單元從讀控制模塊獲取ram讀時(shí)鐘信號(hào)和ram讀使能信號(hào),門(mén)控時(shí)鐘單元輸出門(mén)控信號(hào)至寄存器的時(shí)鐘端,門(mén)控信號(hào)根據(jù)ram讀時(shí)鐘信號(hào)與ram讀使能信號(hào)相與操作得到,寄存器的數(shù)據(jù)輸入端從ram單元獲取ram輸出數(shù)據(jù)并保存得到ram讀數(shù)據(jù),寄存器的輸出端基于門(mén)控信號(hào)寄存輸出ram讀數(shù)據(jù)。

      11、由上述方案可見(jiàn),本發(fā)明通過(guò)ram讀時(shí)鐘信號(hào)與ram讀使能信號(hào)相與操作得到門(mén)控信號(hào)輸入到寄存器,通過(guò)門(mén)控信號(hào)控制進(jìn)寄存器中ram讀數(shù)據(jù)的輸出,使得最后讀出的ram讀數(shù)據(jù)能夠維持在寄存器的輸出端一直維持有效。

      12、為了實(shí)現(xiàn)上述的第二目的,本發(fā)明還提供一種基于雙端口ram的寄存器輸出的fifo控制方法,應(yīng)用于上述的基于雙端口ram的寄存器輸出的fifo電路,其中,包括以下步驟:鎖存器的數(shù)據(jù)輸入端從讀控制模塊獲取ram讀使能信號(hào),鎖存器的控制端從讀控制模塊獲取ram讀時(shí)鐘信號(hào),鎖存器的數(shù)據(jù)輸出端基于ram讀使能信號(hào)和ram讀時(shí)鐘信號(hào)輸出鎖存信號(hào)至與門(mén)的第一輸入端,與門(mén)的第二輸入端用于從讀控制模塊獲取ram讀時(shí)鐘信號(hào),與門(mén)的輸出端輸出門(mén)控信號(hào)至寄存器的時(shí)鐘端,門(mén)控信號(hào)根據(jù)ram讀時(shí)鐘信號(hào)和鎖存信號(hào)相與操作得到,寄存器的數(shù)據(jù)輸入端從ram單元獲取ram輸出數(shù)據(jù)并保存得到ram讀數(shù)據(jù),寄存器的輸出端基于門(mén)控信號(hào)寄存輸出ram讀數(shù)據(jù)。

      13、由上述方案可見(jiàn),本發(fā)明針對(duì)ram讀時(shí)鐘信號(hào)和ram使能信號(hào)在直接做邏輯與操作輸出門(mén)控信號(hào)時(shí),會(huì)因?yàn)閞am讀時(shí)鐘信號(hào)的邊沿與ram讀使能信號(hào)跳變沿之間的延時(shí)使得時(shí)控信號(hào)產(chǎn)生毛刺的問(wèn)題,通過(guò)鎖存信號(hào)與ram讀時(shí)鐘信號(hào)相與操作可以得到消除毛刺后的門(mén)控信號(hào)。

      14、為了實(shí)現(xiàn)上述的第三目的,本發(fā)明提供的一種芯片,其中,包括上述的基于雙端口ram的寄存器輸出的fifo電路。

      15、為了實(shí)現(xiàn)上述的第四目的,本發(fā)明提供的一種電子設(shè)備,包括殼體,其中:殼體內(nèi)包括上述的基于雙端口ram的寄存器輸出模式的fifo電路或上述的芯片。

      當(dāng)前第1頁(yè)1 2 
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1