本發(fā)明涉及超導(dǎo)量子芯片設(shè)計，尤其涉及一種控制讀取復(fù)用的倒裝焊工藝超導(dǎo)量子芯片設(shè)計自動化布線方法。

背景技術(shù)：

1、現(xiàn)有量子芯片布線技術(shù)包括根據(jù)待制造的量子芯片的規(guī)格信息，在與量子芯片對應(yīng)的量子芯片版圖的布線層的各邊緣分別設(shè)置雙排引腳；將各邊緣的雙排引腳與布線層的核心區(qū)域設(shè)置的控制線端口陣列和讀取腔端口陣列連接，以完成量子芯片版圖的布線。

2、當(dāng)前的量子芯片的布線均無法實現(xiàn)自動化，因此不能實現(xiàn)大規(guī)模量子芯片的高效布線。目前缺少考慮國際先進(jìn)工藝，即控制線與傳輸線(讀取線)復(fù)用工藝(下稱復(fù)用線工藝)的超導(dǎo)量子芯片布線方法。同時，針對倒裝焊工藝的版圖布線方法缺失。

技術(shù)實現(xiàn)思路

1、本發(fā)明針對上述問題，提出一種控制讀取復(fù)用的倒裝焊工藝超導(dǎo)量子芯片設(shè)計自動化布線方法。本發(fā)明適用于基于倒裝焊工藝的超導(dǎo)量子芯片的布線，無需考慮量子比特、讀取腔等組件形狀，僅需保證芯片與量子比特襯底尺寸支持引腳和布線排布即可。本方法使用倒裝焊工藝將量子芯片各個組件分層，給布線工作提供了更大的操作空間，避免同層布線出現(xiàn)交叉。本發(fā)明利用復(fù)用線工藝將傳輸線(讀取線)和控制線合二為一，可以簡化考慮兩者交叉問題，僅需對其自身的防交叉問題進(jìn)行考慮。本發(fā)明可用于任意規(guī)模超導(dǎo)量子芯片的自動化布線。開發(fā)量子電子設(shè)計自動化(quantum?electronic?design?automation，qeda)是實現(xiàn)大規(guī)模量子芯片設(shè)計的必要手段。自動化布線技術(shù)是qeda的關(guān)鍵技術(shù)之一，決定了量子芯片設(shè)計的速度和質(zhì)量。

2、為了實現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

3、一種控制讀取復(fù)用的倒裝焊工藝超導(dǎo)量子芯片設(shè)計自動化布線方法，包括：

4、步驟1：使用倒裝焊工藝將量子芯片各個組件分層，其中量子比特及其讀取腔位于上層芯片，引腳和復(fù)用線位于下層芯片，根據(jù)量子比特的數(shù)量和拓?fù)浣Y(jié)構(gòu)，確定量子芯片上下左右四個方位的引腳數(shù)量和引腳排布位置，同時進(jìn)行可用性分析，判斷當(dāng)前芯片尺寸是否滿足引腳排列的空間需求，如果滿足需求，則進(jìn)入下一步，否則修改芯片尺寸或拓?fù)浣Y(jié)構(gòu)，直至滿足需求；

5、步驟2：獲取所有引腳的起始點坐標(biāo)作為可布線區(qū)域的起點，獲取對所有量子比特的控制點位坐標(biāo)作為可布線區(qū)域的終點，確定引腳和量子比特的對應(yīng)關(guān)系；

6、步驟3：將量子比特襯底區(qū)域垂直映射到復(fù)用線所在芯片層，對該區(qū)域使用設(shè)定的復(fù)用線布線間距分別按橫向與縱向劃線，所有線的交點作為可布線區(qū)域的途經(jīng)點；

7、步驟4：基于步驟2，選擇與引腳起始點最近的途徑點與該引腳起始點進(jìn)行連接，將量子比特控制點位與其對應(yīng)的量子比特內(nèi)的邊界途經(jīng)點連接，至此完成可布線區(qū)域圖構(gòu)建；

8、步驟5：對四個可布線區(qū)域分別開始布線，按一定的遍歷順序，對于給定的引腳起始點和量子比特控制點，使用a*算法找到兩點之間的路徑，每次使用過的途經(jīng)點及其連邊均從可布線區(qū)域圖中去除；

9、步驟6：檢查布線結(jié)果，檢測是否出現(xiàn)空路徑的情況，如果沒有出現(xiàn)空路徑，則完成布線，否則，分析空路徑產(chǎn)生的原因，調(diào)整組件尺寸和布局參數(shù)，重新進(jìn)行布線。

10、進(jìn)一步地，所述步驟1中，按照以下方式確定上下左右四個方位的引腳數(shù)量：

11、對于n×n的拓?fù)浣Y(jié)構(gòu)，上方的引腳數(shù)由以下公式計算：

12、

13、其中，upper_num是上方的引腳數(shù)，n是每行的引腳數(shù)；

14、當(dāng)n為偶數(shù)時，下方的引腳數(shù)與上方引腳數(shù)一致；當(dāng)n為奇數(shù)時，下方的引腳數(shù)比上方引腳數(shù)少一個，將中心位置的量子比特對應(yīng)的引腳置于上方；

15、左右方位的引腳數(shù)相等，由以下公式計算：

16、

17、其中l(wèi)eft_num、right_num是左右方位的引腳數(shù)，lower_num是下方的引腳數(shù)，總引腳數(shù)＝n×n。

18、進(jìn)一步地，所述步驟1中，按照以下方式確定上方的引腳排布位置：

19、上方引腳x坐標(biāo)的計算方法如下：

20、

21、其中，xleft和xright分別是最左側(cè)和最右側(cè)的量子比特的橫坐標(biāo)，i是當(dāng)前引腳的索引，upper_num是上方的引腳數(shù)；

22、上方引腳y坐標(biāo)的計算方法如下：

23、y＝chip.end_pos[1]-distance_to_chip

24、其中，chip.end_pos[1]是芯片的上邊界，distance_to_chip是一個固定的距離。

25、進(jìn)一步地，所述步驟1中，按照以下方式確定下方的引腳排布位置：

26、下方引腳x坐標(biāo)的計算方法如下：

27、

28、其中，xleft和xright分別是最左側(cè)和最右側(cè)的量子比特的橫坐標(biāo)，i是當(dāng)前引腳的索引，lower_num是下方的引腳數(shù)；

29、下方引腳y坐標(biāo)的計算方法如下：

30、y＝chip.start_pos[1]+distance_to_chip

31、其中，chip.start_pos[1]是芯片的下邊界，distance_to_chip是一個固定的距離。

32、進(jìn)一步地，所述步驟1中，按照以下方式確定左方的引腳排布位置：

33、左方引腳x坐標(biāo)的計算方法如下：

34、x＝chip.start_pos[0]+distance_to_chip

35、其中，chip.start_pos[0]是芯片的左邊界，distance_to_chip是一個固定的距離；

36、左方引腳y坐標(biāo)的計算方法如下：

37、

38、其中，yupper和ylower分別是最上方和最下方的量子比特的縱坐標(biāo)，i是當(dāng)前引腳的索引，left_num是左側(cè)的引腳數(shù)。

39、進(jìn)一步地，所述步驟1中，按照以下方式確定右方的引腳排布位置：

40、右方引腳x坐標(biāo)的計算方法如下：

41、x＝chip.end_pos[0]+distance_to_chip

42、其中，chip.end_pos[0]是芯片的右邊界，distance_to_chip是一個固定的距離；

43、右方引腳y坐標(biāo)的計算方法如下：

44、

45、其中，yupper和ylower分別是最上方和最下方的量子比特的縱坐標(biāo)，i是當(dāng)前引腳的索引，right_num是右側(cè)的引腳數(shù)。

46、進(jìn)一步地，在所述步驟1之前，還包括：

47、構(gòu)建量子比特字典集，芯片字典集，讀取腔字典集及邏輯拓?fù)渥值浼?；所述量子比特字典集包含每個量子比特的名稱、類型、實際坐標(biāo)、邏輯坐標(biāo)以及組件形狀、耦合情況的相關(guān)參數(shù)；所述芯片字典集包含每層芯片對應(yīng)的左下角坐標(biāo)和右上角坐標(biāo)；所述讀取腔字典集包含每條傳輸線所連接的量子比特名稱以及讀取腔自身形狀、耦合情況的相關(guān)參數(shù)；所述邏輯拓?fù)渥值浼總€量子比特的邏輯坐標(biāo)及邏輯互聯(lián)情況。

48、進(jìn)一步地，在所述步驟1之前，還包括：

49、計算邊界量子比特坐標(biāo)，確定邊界量子比特在gds版圖中的邊界位置，得到最左側(cè)的量子比特的橫坐標(biāo)，最右側(cè)量子比特的橫坐標(biāo)，最上方量子比特的縱坐標(biāo)及最下方量子比特的縱坐標(biāo)。

50、進(jìn)一步地，所述步驟2中，所述引腳的起始點坐標(biāo)按照以下方式確定：

51、根據(jù)引腳的方向和一定的偏移量計算起始點坐標(biāo)：對于上方的引腳，偏移量從y坐標(biāo)減去；對于下方的引腳，偏移量從y坐標(biāo)加上；對于左方的引腳，偏移量從x坐標(biāo)加上；對于右方的引腳，偏移量從x坐標(biāo)減去。

52、進(jìn)一步地，所述步驟4中，具體按照以下方式進(jìn)行連接：

53、量子比特內(nèi)部途徑點的連接方式為每個坐標(biāo)點與其上下左右的坐標(biāo)點相連；

54、引腳起始點與量子比特內(nèi)部路徑的邊界點的連接方式依據(jù)引腳和量子比特的對應(yīng)情況來確定：對于上下左右的四個區(qū)域，與上或下區(qū)域同列量子比特對應(yīng)的引腳和該列邊界量子比特的內(nèi)部路徑坐標(biāo)的邊界點依次連接，與左或右區(qū)域同行量子比特對應(yīng)的引腳和該行邊界量子比特的內(nèi)部路徑坐標(biāo)的邊界點依次連接；

55、每個量子比特控制點與該比特靠近終點一側(cè)的所有內(nèi)部途徑點相連。

56、與現(xiàn)有技術(shù)相比，本發(fā)明具有的有益效果：

57、1、本發(fā)明涉及一種基于倒裝焊工藝的超導(dǎo)量子芯片布線方法，該方法無需考慮量子比特、讀取腔等組件形狀，僅需保證芯片與量子比特襯底尺寸支持引腳和布線排布即可。本方法使用倒裝焊工藝將量子芯片各個組件分層，給布線工作提供了更大的操作空間，避免同層布線出現(xiàn)交叉。

58、2、本發(fā)明還提供了一種面向先進(jìn)芯片工藝的實際應(yīng)用。本方法在倒裝焊工藝的基礎(chǔ)上進(jìn)一步解決了布線過程中多線交叉的問題。量子芯片中與引腳相連的傳輸線和控制線必須位于同一層芯片上，利用復(fù)用線工藝將兩線合二為一可以簡化考慮兩者交叉問題，僅需對其自身的防交叉問題進(jìn)行考慮。

59、3、本發(fā)明還涉及一種可用于任意n×n規(guī)模超導(dǎo)量子芯片的自動化布線方法。開發(fā)qeda是實現(xiàn)大規(guī)模量子芯片設(shè)計的必要手段。自動化布線技術(shù)是qeda的關(guān)鍵技術(shù)之一，決定了量子芯片設(shè)計的速度和質(zhì)量。

60、本發(fā)明具有廣泛的應(yīng)用前景，對于推動超導(dǎo)量子計算的發(fā)展具有重要的意義。