本發(fā)明屬于日志解析，具體公開了一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)。

背景技術：

1、nvme固態(tài)硬盤solidstatedrive，ssd，是當前最流行的大容量存儲器，廣泛地應用于交互式ai、云存儲和智能網(wǎng)絡等新興產(chǎn)業(yè)。由于固態(tài)硬盤存儲海量的數(shù)據(jù)信息，固態(tài)硬盤工作的出錯可能導致無法估量的成本損失，因此，業(yè)界越來越關注對nvmei/o日志的詳細解析以掌握固態(tài)硬盤的工作狀態(tài)，但是nvmei/o命令的詳細信息往往難以從主機中直接獲取。此外，由于傳統(tǒng)的閃存flash存儲器存在寫擦除操作的性能限制，新型的固態(tài)硬盤存儲器正在采用異構的存儲介質來組成存儲設備，為研究不同存儲介質對固態(tài)硬盤的i/o性能影響，現(xiàn)有技術需要分類收集nvmei/o日志信息，調試主機發(fā)送的nvmei/o操作對不同存儲介質的訪問情況。因此，需要一種專用于nvme固態(tài)硬盤的日志分析系統(tǒng)，可以詳細地解析nvmei/o命令的字段信息，并區(qū)分nvmei/o對異構存儲介質的訪問信息。

2、現(xiàn)場可編輯邏輯門陣列fieldprogramminggatearray，fpga，是專用集成電路領域中的一種半定制電路，布線資源豐富，擁有可重復編程和集成度高的優(yōu)點，既解決了全定制電路的不足，又克服了原有可編程邏輯器件門電路數(shù)有限的缺點。現(xiàn)有的fpga板卡，還集成了片上處理器，使fpga可以設計system-on-chip，soc系統(tǒng)。片上處理器可以使用軟件代碼來輔助硬件電路完成復雜數(shù)據(jù)結構的處理，且可以利用驅動軟件較方便地調用片上接口?，F(xiàn)已有一些用于收集nvme固態(tài)硬盤日志的專利工作。中國專利“cn114661502a一種ssd日志管理系統(tǒng)”提出了一種輕量更新固態(tài)硬盤日志的系統(tǒng)結構，包含信息收集模塊和信息緩存模塊等，可以預緩存系統(tǒng)對ssd操作的日志信息，使用事件驅動的方式更新日志緩存，但只關注了收集固態(tài)硬盤日志的方式，沒有關注對所收集到的日志數(shù)據(jù)的解析。中國專利“cn112631819收取ssd錯誤日志的方法、裝置、計算機設備及存儲介質”提出了一種簡單收集固態(tài)硬盤錯誤日志的方法，借助winpe系統(tǒng)的工具u盤來獲取ssd的報錯信息并對報錯信息進行分析和預警，通過winpe系統(tǒng)中的工具收集日志，但只對的部分報錯信息進行了判斷，沒有對固態(tài)硬盤日志信息進行更為詳細的分析。目前還沒有關于對固態(tài)硬盤異構存儲介質的日志信息收集工作。針對上述存在的問題，研究設計一種新型的基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，克服現(xiàn)有收集nvme固態(tài)硬盤日志技術中所存在的問題是十分必要的。

技術實現(xiàn)思路

1、本發(fā)明為解決現(xiàn)有nvme固態(tài)硬盤日志解析技術中，難以完成對nvme日志的細粒度記錄且對所記錄的日志缺乏解析過程的問題，提出了一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)。

2、本發(fā)明提供了一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，包括片上處理器、邏輯端塊存儲控制器、數(shù)據(jù)緩沖區(qū)、處理器端塊存儲控制器、片上接口控制器和片上接口；

3、所述片上處理器與所述片上接口控制器、邏輯端塊存儲控制器和處理器端塊存儲控制器連接，所述片上處理器通過所述片上接口控制器接收主機的nvme?i/o命令，并將所述nvme?i/o命令傳輸給所述邏輯端塊存儲控制器；

4、所述邏輯端塊存儲控制器一端與存儲模擬系統(tǒng)連接，另一端與所述數(shù)據(jù)緩沖區(qū)連接，所述邏輯端塊存儲控制器用于接收主機的所述nvme?i/o命令后從存儲模擬系統(tǒng)內讀取日志數(shù)據(jù)，并將所述日志數(shù)據(jù)傳輸給所述數(shù)據(jù)緩沖區(qū)，所述邏輯端塊存儲控制器將所述日志數(shù)據(jù)傳輸完成后生成中斷信號，并將所述中斷信號傳輸給所述片上處理器；

5、所述數(shù)據(jù)緩沖區(qū)與所述處理器端塊存儲控制器連接，所述數(shù)據(jù)緩沖區(qū)用于存儲所述日志數(shù)據(jù)，并供所述處理器端塊存儲控制器讀取所述日志數(shù)據(jù)；

6、所述處理器端塊存儲控制器與所述片上處理器連接，所述片上處理器根據(jù)所述中斷信號向所述處理器端塊存儲控制器發(fā)送讀取信號，所述處理器端塊存儲控制器用于根據(jù)所述讀取信號來從所述數(shù)據(jù)緩沖區(qū)內讀取所述日志數(shù)據(jù)，并將所述日志數(shù)據(jù)發(fā)送給所述片上處理器，所述片上處理器對所述日志數(shù)據(jù)進行解析，得到日志解析結果并將所述日志解析結果傳輸給所述片上接口控制器；

7、所述片上接口控制器與所述片上接口連接，所述片上接口控制器將所述日志解析結果通過片上接口傳輸給主機和sd存儲卡；

8、所述片上接口與主機和sd存儲卡連接。

9、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述片上處理器包括通信模塊、日志數(shù)據(jù)解析模塊、訪問次數(shù)計數(shù)器和驅動模塊；

10、所述通信模塊分別與所述片上接口控制器、邏輯端塊存儲控制器、處理器端塊存儲控制器、日志數(shù)據(jù)解析模塊、訪問次數(shù)計數(shù)器和驅動模塊連接，所述通信模塊用于接收來自所述片上接口控制器的主機的nvme?i/o命令，并將所述nvme?i/o命令傳輸給所述邏輯端塊存儲控制器，所述通信模塊還用于接收來自邏輯端塊存儲控制器的中斷信號，并將所述中斷信號傳輸給所述驅動模塊，所述驅動模塊根據(jù)所述中斷信號生成讀取信號并傳輸給所述通信模塊，所述通信模塊將所述讀取信號傳輸給所述處理器端塊存儲控制器，所述通信模塊還用于接收來自所述處理器端塊存儲控制器的日志數(shù)據(jù)，并將所述日志數(shù)據(jù)傳輸給所述日志數(shù)據(jù)解析模塊和所述訪問次數(shù)計數(shù)器，所述日志數(shù)據(jù)解析模塊和訪問次數(shù)計數(shù)器對所述日志數(shù)據(jù)進行解析得到所述日志解析結果，并將所述日志解析結果傳輸給所述通信模塊，所述通信模塊將所述日志解析結果傳輸給所述片上接口控制器；

11、所述日志數(shù)據(jù)解析模塊與所述訪問次數(shù)計數(shù)器連接，所述日志數(shù)據(jù)解析模塊接收到所述日志數(shù)據(jù)后，按照所述日志數(shù)據(jù)的日志數(shù)據(jù)結構，對所述日志數(shù)據(jù)內字段進行解析，得到當前nvme?i/o訪問的id、當前nvme?i/o訪問的地址、當前nvme?i/o訪問的數(shù)據(jù)、當前nvme?i/o訪問的操作類型、當前nvme?i/o訪問的狀態(tài)、當前nvme?i/o訪問的目標介質以及所訪問的目標設備的i/o分類，且所述日志數(shù)據(jù)解析模塊將所述當前nvme?i/o訪問的目標介質傳輸給所述訪問次數(shù)計數(shù)器；

12、所述訪問次數(shù)計數(shù)器根據(jù)所述當前nvme?i/o訪問的目標介質確定目標介質類型，為已訪問的目標介質類型的訪問數(shù)目加一，得到每個目標介質類型的訪問數(shù)目，并將每個目標介質類型的訪問數(shù)目發(fā)送給所述通信模塊；

13、所述驅動模塊還向所述通信模塊傳輸用于驅動所述片上接口控制器工作的驅動信號，所述通信模塊將所述驅動信號傳輸給所述片上接口控制器。

14、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述日志解析結果包括當前nvme?i/o訪問的id、當前nvme?i/o訪問的地址、當前nvme?i/o訪問的數(shù)據(jù)、當前nvme?i/o訪問的操作類型、當前nvme?i/o訪問的狀態(tài)、當前nvme?i/o訪問的目標介質、所訪問的目標設備的i/o分類以及所訪問的目標設備的i/o計數(shù)。

15、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述邏輯端塊存儲控制器包括相互連接的邏輯端總線接口模塊和邏輯端塊存儲接口模塊；

16、所述邏輯端總線接口模塊通過處理器總線與所述通信模塊連接，所述邏輯端總線接口模塊用于接收所述nvme?i/o命令，并將所述nvme?i/o命令傳輸給所述邏輯端塊存儲接口模塊；

17、所述邏輯端塊存儲接口模塊還與存儲模擬系統(tǒng)及所述數(shù)據(jù)緩沖區(qū)連接，所述邏輯端塊存儲接口模塊根據(jù)所述nvme?i/o命令從存儲模擬系統(tǒng)內讀取所述日志數(shù)據(jù)，并將所述日志數(shù)據(jù)傳輸給所述數(shù)據(jù)緩沖區(qū)，在所述日志數(shù)據(jù)寫入所述數(shù)據(jù)緩沖區(qū)完成后，所述邏輯端塊存儲接口模塊生成中斷信號，并將所述中斷信號傳輸給所述邏輯端總線接口模塊，所述邏輯端總線接口模塊將所述中斷信號傳輸給所述通信模塊。

18、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述數(shù)據(jù)緩沖區(qū)包括邏輯端塊存儲控制器端口和處理器塊存儲控制器端口，所述邏輯端塊存儲控制器端口用于與所述邏輯端塊存儲接口模塊連接，所述處理器塊存儲控制器端口用于與所述處理器塊存儲控制器連接。

19、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述處理器端塊存儲控制器包括相互連接的處理器端總線接口模塊和處理器端塊存儲接口模塊；

20、所述處理器端總線接口模塊通過處理器總線與所述通信模塊連接，所述處理器端總線接口模塊用于接收所述讀取信號，并將所述讀取信號傳輸給所述處理器端塊存儲接口模塊；

21、所述處理器端塊存儲接口模塊還與所述數(shù)據(jù)緩沖區(qū)連接，所述處理器端塊存儲接口模塊根據(jù)所述讀取信號從所述數(shù)據(jù)緩沖區(qū)內讀取所述日志數(shù)據(jù)，并將所述日志數(shù)據(jù)傳輸給所述處理器端總線接口模塊，所述處理器端總線接口模塊將所述日志數(shù)據(jù)傳輸給所述通信模塊。

22、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述片上接口包括uart接口和sd卡接口，所述uart接口用于與主機連接并向主機傳輸所述日志解析結果，所述sd卡接口用于與sd存儲卡連接并向sd存儲卡傳輸所述日志解析結果。

23、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述片上接口控制器包括uart接口控制模塊和sd卡接口控制模塊，所述uart接口控制模塊用于控制所述uart接口的傳輸，所述sd卡接口控制模塊用于控制所述sd卡接口的傳輸。

24、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述片上接口控制器通過處理器總線與所述片上處理器連接。

25、根據(jù)本技術一些實施例的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，所述處理器總線的總線架構為amba4總線架構，處理器總線的接口規(guī)范為axi4。

26、本發(fā)明提出的一種基于fpga的軟硬協(xié)同的nvme?ssd日志解析系統(tǒng)，提升了nvme固態(tài)硬盤的排錯效率。與現(xiàn)有技術相比，本發(fā)明的日志解析系統(tǒng)能夠提供更詳細、細粒度的nvme?i/o訪問記錄，從而快速定位固態(tài)硬盤訪問出錯的i/o請求，并根據(jù)日志解析結果迅速分析出錯原因，本發(fā)明具有多種日志記錄方式，日志解析結果可以通過片上接口及時地報告給主機，也可以保存在sd存儲卡中。本發(fā)明使用片上處理器分析nmve?i/o日志時，根據(jù)當前nvme?i/o訪問的目標介質確定目標介質類型，并每個目標介質類型的訪問數(shù)目，為研究nvme?i/o對固態(tài)硬盤異構存儲介質的訪問提供了調測平臺。此外，本發(fā)明便于功能擴展，本發(fā)明使用fpga進行開發(fā)，利用其可重復編程的靈活性，便于硬件通路的優(yōu)化和解耦，引入了片上處理器解析日志數(shù)據(jù)，可以優(yōu)化處理器的緩存設計，存儲更多nvme?i/o日志，適應更大規(guī)模的nvme?i/o日志記錄情形。