本發(fā)明涉及一種邏輯電路的優(yōu)化方法，具體涉及一種阻性三輸入多數(shù)邏輯電路的優(yōu)化方法。

背景技術(shù)：

1、馮諾依曼架構(gòu)存算分離的計(jì)算體系帶來(lái)的存儲(chǔ)墻與功耗墻，限制了算力的增長(zhǎng)。其需要在cpu和存儲(chǔ)器之間頻繁搬運(yùn)數(shù)據(jù)，使得數(shù)據(jù)搬運(yùn)的開(kāi)銷(xiāo)要遠(yuǎn)遠(yuǎn)大于數(shù)據(jù)運(yùn)算的開(kāi)銷(xiāo)。因此需要存算一體新計(jì)算范式，它通過(guò)合并存儲(chǔ)器和處理器來(lái)消除它們之間的數(shù)據(jù)搬運(yùn)。近年來(lái)，電阻式隨機(jī)存取存儲(chǔ)器(resistive?random-access?memory,?reram)在存算一體電路的系統(tǒng)設(shè)計(jì)和綜合方面引起了人們的廣泛研究興趣。reram具有高可擴(kuò)展性和低待機(jī)泄漏能量特性，利用其內(nèi)部電阻狀態(tài)切換可實(shí)現(xiàn)基于阻性三輸入多數(shù)(3-inputresistive?majority,?rm3)邏輯，可直接在reram器件內(nèi)執(zhí)行邏輯操作。

2、邏輯綜合在新興技術(shù)設(shè)計(jì)中起著至關(guān)重要的作用，自該領(lǐng)域出現(xiàn)以來(lái)，已經(jīng)對(duì)優(yōu)化邏輯電路進(jìn)行了廣泛的研究。當(dāng)前用于基于rm3邏輯的存算一體的邏輯綜合方法，利用現(xiàn)有的通用邏輯電路，如：與非圖(and-inverter?graphs,?aig)和多數(shù)-反相器圖(majority-inverter?graphs,?mig)，來(lái)推導(dǎo)阻性三輸入多數(shù)邏輯電路（即rm3邏輯電路）。然而，這種方法未能提供關(guān)于如何實(shí)現(xiàn)最優(yōu)成本權(quán)衡的指導(dǎo)，因?yàn)楸仨毧紤]與反相器相關(guān)的成本。在aig和mig中，反相器不影響電路規(guī)模，而當(dāng)它們映射到rm3邏輯電路時(shí)，每個(gè)反相器需要一個(gè)rm3邏輯來(lái)實(shí)現(xiàn)。這種情況會(huì)導(dǎo)致額外的reram需求成本。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明所要解決的技術(shù)問(wèn)題是，針對(duì)現(xiàn)有技術(shù)的不足，提出一種阻性三輸入多數(shù)邏輯電路的優(yōu)化方法，該方法首先利用基于布爾可滿(mǎn)足性(satisfiability,?sat)?的精確綜合算法和否定-置換-否定(negation-permutation-negation,?npn)?等價(jià)分類(lèi)計(jì)算所有四輸入npn布爾函數(shù)的最佳阻性三輸入多數(shù)-反相器圖(3-input?resistive?majority-inverter?graph,?rm3ig)，并建立離線(xiàn)數(shù)據(jù)庫(kù)，再通過(guò)圖映射算法和離線(xiàn)數(shù)據(jù)庫(kù)將輸入電路高效轉(zhuǎn)換為rm3ig結(jié)構(gòu)，然后優(yōu)化rm3ig結(jié)構(gòu)中的反相器數(shù)量，最后通過(guò)使用rm3邏輯表示rm3ig結(jié)構(gòu)中的反相器，得到僅以rm3邏輯為基本運(yùn)算集的邏輯電路。本發(fā)明優(yōu)化方法有效減少了以rm3邏輯為基本運(yùn)算集的邏輯電路的面積和延遲，尤其在應(yīng)用于憶阻器電路時(shí)，能夠顯著減少所需憶阻器的數(shù)量，降低設(shè)計(jì)成本。

2、本發(fā)明解決上述技術(shù)問(wèn)題所采用的技術(shù)方案為：一種阻性三輸入多數(shù)邏輯電路的優(yōu)化方法，包括以下步驟：

3、s1、利用基于布爾可滿(mǎn)足性sat((satisfiability,?sat))的精確綜合算法和npn(negation-permutation-negation,?npn)等價(jià)分類(lèi)計(jì)算所有四輸入npn布爾函數(shù)的最佳阻性三輸入多數(shù)-反相器圖rm3ig(3-input?resistive?majority-inverter?graph,?rm3ig)，并建立離線(xiàn)數(shù)據(jù)庫(kù)；

4、s2、通過(guò)圖映射算法和離線(xiàn)數(shù)據(jù)庫(kù)將輸入電路轉(zhuǎn)換為rm3ig結(jié)構(gòu)；

5、s3、基于rm3邏輯的代數(shù)性質(zhì)提出rm3ig結(jié)構(gòu)中反相器傳輸規(guī)則，優(yōu)化rm3ig結(jié)構(gòu)中的反相器數(shù)量，最后通過(guò)使用rm3邏輯表示rm3ig結(jié)構(gòu)中的反相器，得到僅以rm3邏輯為基本運(yùn)算集的邏輯電路。

6、在一種具體實(shí)施方案中，步驟s1的具體過(guò)程為：

7、s1.1、定義四個(gè)布爾變量： x it、 g hi、 s ijkl、 p ci，其中： x it表示電路中第 i個(gè)邏輯門(mén) x i在邏輯函數(shù)真值表第 t位的取值； g hi表示邏輯門(mén) x i的輸出是否為電路中的原始輸出，如果邏輯門(mén) x i的輸出為電路中第 h個(gè)原始輸出 g hi，則布爾變量 g hi的值為true，否則為false； s ijkl表示邏輯門(mén) x i的三個(gè)輸入 x j、 x k和 x l的連接關(guān)系以及該三個(gè)輸入是否執(zhí)行rm3邏輯，如果邏輯門(mén) x i的三個(gè)輸入 x j、 x k和 x l執(zhí)行rm3邏輯，則布爾變量 s ijkl的值為true，否則為false，其中， j、 k和 l的取值范圍為：0≤ j＜ l＜ i，0≤ k＜ i， j≠ k≠ l； p ci表示邏輯門(mén) x i的三個(gè)輸入 x j、 x k和 x l的極性，其中 c＝1,2,3，如果 p ci=1，表示邏輯門(mén) x i的三個(gè)輸入 x j、 x k和 x l的極性為負(fù)，否則為正；

8、s1.2、以含rm3邏輯和取反邏輯組成的邏輯電路作為邏輯函數(shù)表示，除了原始輸入和原始輸出外，每個(gè)邏輯門(mén)均執(zhí)行rm3邏輯操作，取反邏輯由電路中連接邊的虛線(xiàn)表示，由此得到rm3邏輯中的主要約束條件為：

9、，

10、式(1)中，符號(hào)“→”代表實(shí)質(zhì)蘊(yùn)含邏輯運(yùn)算，符號(hào)“”表示嚴(yán)格等值；式(1)表示如果邏輯門(mén) x i的三個(gè)輸入分別是 x j、 x k和 x l，并且該三個(gè)輸入執(zhí)行rm3邏輯運(yùn)算，即，則邏輯門(mén) x i的取值 x it表示為，其中 x kt上的橫線(xiàn)表示rm3邏輯固有的反相性質(zhì)；

11、令，從而式(1)進(jìn)一步可以表示為：

12、，

13、其中“”代表與門(mén)；

14、利用tseytin變換方法將電路中的邏輯門(mén)轉(zhuǎn)換為cnf公式的描述形式，進(jìn)一步化簡(jiǎn)得：

15、，

16、其中 s ijkl、 x it和 c jklt上的橫線(xiàn)表示取反操作，“”代表或門(mén)；

17、綜上所述，將rm3邏輯的主句編碼如下：

18、，

19、此外，若邏輯門(mén) x i是電路的原始輸出，那么 x i的邏輯函數(shù)真值表一定等于電路的原始輸出 g h的布爾函數(shù)，因此添加約束：

20、，

21、其中( t1, t2,…, tn)2是 t的二進(jìn)制編碼，“”代表邏輯異或；

22、為確保電路的原始輸出 g h必為邏輯門(mén) x i的輸出，添加約束：

23、，

24、為確保電路中的每個(gè)邏輯門(mén)都有三個(gè)合法的輸入，添加約束：

25、，

26、最后，為確保每個(gè)邏輯門(mén)的三個(gè)輸入只有一個(gè)輸入具有反相器，添加約束：

27、，

28、s1.3、在上述得到的約束條件的基礎(chǔ)上，首先設(shè)定需要的rm3邏輯門(mén)數(shù)為0，編碼得到cnf約束文件；再將得到的cnf約束文件傳送給布爾可滿(mǎn)足性求解器，即sat求解器；sat求解器對(duì)收到的cnf約束文件中的布爾變量進(jìn)行賦值，尋找滿(mǎn)足式(4)～(8)的值均為true的一組布爾變量賦值；

29、如果sat求解器找到這樣一組布爾變量賦值，則返回的結(jié)果為sat，表示找到了最優(yōu)解；否則，使需要的rm3邏輯門(mén)數(shù)加1，重新編碼和求解，直至sat求解器返回的結(jié)果為sat并返回代表最優(yōu)解的結(jié)果；

30、s1.4、根據(jù)sat求解器返回的代表最優(yōu)解的結(jié)果，利用npn等價(jià)分類(lèi)計(jì)算所有四輸入npn布爾函數(shù)的最佳阻性三輸入多數(shù)-反相器圖rm3ig，并建立離線(xiàn)數(shù)據(jù)庫(kù)。

31、在一種具體實(shí)施方案中，步驟s2的具體過(guò)程為：

32、s2.1、給定輸入電路的與非圖aig，首先使用切割枚舉算法找到aig每個(gè)節(jié)點(diǎn)的四輸入切割；

33、s2.2、應(yīng)用npn等價(jià)分類(lèi)對(duì)每個(gè)切割進(jìn)行規(guī)范化，得到切割的布爾函數(shù)；

34、s2.3、將步驟s1中建立的離線(xiàn)數(shù)據(jù)庫(kù)匹配切割的布爾函數(shù)；

35、s2.4、將匹配結(jié)果覆蓋到aig中，得到輸入電路的rm3ig結(jié)構(gòu)。

36、在一種具體實(shí)施方案中，步驟s3的具體過(guò)程為：

37、s3.1、計(jì)算rm3ig結(jié)構(gòu)中反相器初始總數(shù)c1；

38、s3.2、判斷rm3ig結(jié)構(gòu)中每個(gè)rm3節(jié)點(diǎn) n執(zhí)行反相器傳輸規(guī)則前后所引起的反相器數(shù)量的改進(jìn)值，記為savings，其中，對(duì)于每個(gè)rm3節(jié)點(diǎn) n，滿(mǎn)足如下反相器傳輸規(guī)則：

39、，

40、式中 x、 y、 z上的橫線(xiàn)表示該邏輯門(mén)的輸入連接線(xiàn)上有反相器，“=”表示等式左右兩個(gè)rm3節(jié)點(diǎn)的邏輯功能一致；

41、根據(jù)優(yōu)化前節(jié)點(diǎn)的反相器數(shù)量減去優(yōu)化后節(jié)點(diǎn)的反相器數(shù)量，計(jì)算出每個(gè)節(jié)點(diǎn)的savings，如果savings為正數(shù)，則在rm3ig結(jié)構(gòu)中執(zhí)行反相器傳輸規(guī)則，轉(zhuǎn)至步驟s3.4；如果savings為負(fù)數(shù)，則執(zhí)行步驟s3.3；

42、s3.3、定義節(jié)點(diǎn)集合q由節(jié)點(diǎn) r及與 r的輸出連接線(xiàn)相連接的所有節(jié)點(diǎn)組成，判斷集合?q中所有節(jié)點(diǎn)執(zhí)行反相器傳輸規(guī)則前后所引起的反相器數(shù)量的改進(jìn)值，記為savings_two_level；針對(duì)集合q中的每個(gè)節(jié)點(diǎn)，調(diào)用式(9)～(12)計(jì)算其savings，則savings_two_level為集合q中所有節(jié)點(diǎn)的savings；

43、s3.4、遍歷rm3ig結(jié)構(gòu)中下一個(gè)節(jié)點(diǎn)，重復(fù)步驟s3.2～s3.3，直到將rm3ig結(jié)構(gòu)中所有節(jié)點(diǎn)遍歷一遍為止，完成對(duì)rm3ig結(jié)構(gòu)中反相器數(shù)量的第一遍優(yōu)化；

44、s3.5、完成對(duì)rm3ig結(jié)構(gòu)中反相器數(shù)量的第一遍優(yōu)化后，計(jì)算當(dāng)前rm3ig結(jié)構(gòu)中反相器總數(shù)c2，如此循環(huán)進(jìn)行第 m遍優(yōu)化， m為等于或大于2的正整數(shù)，直至第 m遍優(yōu)化后rm3ig結(jié)構(gòu)中反相器總數(shù)與第 m遍優(yōu)化前rm3ig結(jié)構(gòu)中反相器總數(shù)相等，則說(shuō)明已得到rm3ig結(jié)構(gòu)中反相器數(shù)量的最優(yōu)結(jié)果，優(yōu)化結(jié)束；最后，通過(guò)調(diào)用式(13)，使用rm3邏輯表示rm3ig結(jié)構(gòu)中的反相器，得到僅以rm3邏輯為基本運(yùn)算集的邏輯電路：

45、。

46、與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)：

47、（1）本發(fā)明提出的一種阻性三輸入多數(shù)邏輯電路的優(yōu)化方法，首先利用基于布爾可滿(mǎn)足性(satisfiability,?sat)?的精確綜合算法和否定-置換-否定(negation-permutation-negation,?npn)?等價(jià)分類(lèi)計(jì)算所有四輸入npn布爾函數(shù)的最佳阻性三輸入多數(shù)-反相器圖(3-input?resistive?majority-inverter?graph,?rm3ig)，并建立離線(xiàn)數(shù)據(jù)庫(kù)，再通過(guò)圖映射算法和離線(xiàn)數(shù)據(jù)庫(kù)將輸入電路高效轉(zhuǎn)換為rm3ig結(jié)構(gòu)，然后優(yōu)化rm3ig結(jié)構(gòu)中的反相器數(shù)量，最后通過(guò)使用rm3邏輯表示rm3ig結(jié)構(gòu)中的反相器，得到僅以rm3邏輯為基本運(yùn)算集的邏輯電路；

48、（2）本發(fā)明優(yōu)化方法在整個(gè)優(yōu)化過(guò)程中，不改變r(jià)m3ig結(jié)構(gòu)，同時(shí)降低了rm3ig結(jié)構(gòu)中反相器數(shù)量。實(shí)驗(yàn)結(jié)果表明，本發(fā)明優(yōu)化方法在常用的基準(zhǔn)電路中平均減少了18.2倍的反相器數(shù)量，電路面積平均減少了14.0%，延遲平均降低了17.7%，顯著降低了電路的復(fù)雜性。本發(fā)明優(yōu)化方法有效減少了以rm3邏輯為基本運(yùn)算集的邏輯電路的面積和延遲，尤其在應(yīng)用于憶阻器電路時(shí)，能夠顯著減少所需憶阻器的數(shù)量，降低設(shè)計(jì)成本。本發(fā)明不僅優(yōu)化了電路的硬件需求，同時(shí)為基于rm3邏輯的電路設(shè)計(jì)提供了全新的思路和方法，具有廣泛的實(shí)際應(yīng)用價(jià)值。