本技術(shù)涉及網(wǎng)絡(luò)，特別是涉及一種發(fā)包表項(xiàng)處理方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、oam（operation、administration?and?maintenance，操作、管理和維護(hù)）報(bào)文，包括bfd（bidirectional?forwarding?detection，雙向轉(zhuǎn)發(fā)檢測(cè)）、cfd（connectivity?falutdetection，連通錯(cuò)誤檢測(cè)）、twamp（two-way?active?measurement?protocol，雙向主動(dòng)測(cè)量協(xié)議）等，在網(wǎng)絡(luò)探測(cè)（例如鏈路連通性檢測(cè)、時(shí)延抖動(dòng)測(cè)量、丟包計(jì)算等）方面發(fā)揮著重要的作用，對(duì)高性能交換路由轉(zhuǎn)發(fā)芯片而言，是不可或缺的功能。

2、轉(zhuǎn)發(fā)芯片在轉(zhuǎn)發(fā)oam報(bào)文時(shí)，需要使用發(fā)包表項(xiàng)。受限于轉(zhuǎn)發(fā)芯片面積和成本等因素，轉(zhuǎn)發(fā)芯片的片上存儲(chǔ)空間十分有限，片上多采用sram（static?random?access?memory，靜態(tài)隨機(jī)存取存儲(chǔ)器），而片外多采用存儲(chǔ)空間更大的ddr（double?data?rate?sdram，雙倍速率同步隨機(jī)存儲(chǔ)器）進(jìn)行數(shù)據(jù)存儲(chǔ)。

3、在相關(guān)技術(shù)中發(fā)送oam報(bào)文時(shí)，以bfd為例，每個(gè)會(huì)話需要存儲(chǔ)的發(fā)包表項(xiàng)存儲(chǔ)空間約為128字節(jié)，在高性能路由器或交換機(jī)中，bfd會(huì)話的總規(guī)模通常達(dá)到上千甚至上萬(wàn)的級(jí)別。主機(jī)cpu（central?processing?unit，中央處理器）采用軟件方案無(wú)法支持如此大規(guī)模的會(huì)話，會(huì)將所有oam會(huì)話的發(fā)包表項(xiàng)下發(fā)到轉(zhuǎn)發(fā)芯片的片上或片外的存儲(chǔ)空間中，來(lái)實(shí)現(xiàn)發(fā)包表項(xiàng)的存儲(chǔ)。

4、然而，相關(guān)技術(shù)的方案會(huì)占用轉(zhuǎn)發(fā)芯片大量的表項(xiàng)存儲(chǔ)空間，由于oam會(huì)話是周期性地發(fā)包，即使所有會(huì)話配置最小的發(fā)包間隔3ms，每條發(fā)包表項(xiàng)也只會(huì)每隔3ms被查詢(xún)和使用一次，對(duì)于高性能的交換路由轉(zhuǎn)發(fā)芯片而言，發(fā)包表項(xiàng)資源的利用率相對(duì)較低。在實(shí)際網(wǎng)絡(luò)運(yùn)營(yíng)中，通常不會(huì)配置如此小的3ms發(fā)包間隔，而會(huì)選擇更大的間隔，比如10ms或更長(zhǎng)，以避免oam會(huì)話對(duì)鏈路狀態(tài)過(guò)于敏感，那么發(fā)包表項(xiàng)資源的利用率就會(huì)更低。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)實(shí)施例的目的在于提供一種發(fā)包表項(xiàng)處理方法、裝置、電子設(shè)備及存儲(chǔ)介質(zhì)，以節(jié)省轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間，進(jìn)而提高發(fā)包表項(xiàng)資源利用率。具體技術(shù)方案如下：

2、第一方面，本技術(shù)實(shí)施例提供了一種發(fā)包表項(xiàng)處理方法，應(yīng)用于轉(zhuǎn)發(fā)芯片，所述轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間中存在多個(gè)目標(biāo)存儲(chǔ)空間，主機(jī)中央處理器cpu控制的存儲(chǔ)空間中存儲(chǔ)有用于轉(zhuǎn)發(fā)操作、管理和維護(hù)oam報(bào)文的發(fā)包表項(xiàng)，所述發(fā)包表項(xiàng)被分為發(fā)包表項(xiàng)組，每一發(fā)包表項(xiàng)組中的發(fā)包表項(xiàng)的序號(hào)依次相鄰，所述方法包括：

3、從所述主機(jī)cpu中獲取第一發(fā)包表項(xiàng)組，將當(dāng)前的第一發(fā)包表項(xiàng)組存儲(chǔ)至目標(biāo)存儲(chǔ)空間中的第一存儲(chǔ)空間；

4、開(kāi)始處理當(dāng)前的第一存儲(chǔ)空間中存儲(chǔ)的各個(gè)發(fā)包表項(xiàng)；

5、判斷是否需要繼續(xù)處理下一發(fā)包表項(xiàng)組；

6、若需繼續(xù)處理下一發(fā)包表項(xiàng)組，則從所述主機(jī)cpu中獲取新的第二發(fā)包表項(xiàng)組，將當(dāng)前的第二發(fā)包表項(xiàng)組存儲(chǔ)至目標(biāo)存儲(chǔ)空間中除當(dāng)前的第一存儲(chǔ)空間之外的第二存儲(chǔ)空間，其中，獲取與存儲(chǔ)當(dāng)前的第二發(fā)包表項(xiàng)組所需的時(shí)長(zhǎng)不大于處理當(dāng)前的第一存儲(chǔ)空間中的發(fā)包表項(xiàng)所需的時(shí)長(zhǎng)，當(dāng)前的第二發(fā)包表項(xiàng)組中首個(gè)發(fā)包表項(xiàng)的序號(hào)為：當(dāng)前的第一值與所述主機(jī)cpu中發(fā)包表項(xiàng)的總數(shù)的余數(shù)，所述第一值為：當(dāng)前的第一發(fā)包表項(xiàng)組中末位表項(xiàng)的序號(hào)與1之和；

7、將當(dāng)前的第二存儲(chǔ)空間作為新的第一存儲(chǔ)空間，返回從所述開(kāi)始處理當(dāng)前的第一存儲(chǔ)空間中存儲(chǔ)的各個(gè)發(fā)包表項(xiàng)的步驟起開(kāi)始執(zhí)行。

8、本技術(shù)的一個(gè)實(shí)施例中，所述從所述主機(jī)cpu中獲取新的第二發(fā)包表項(xiàng)組，將當(dāng)前的第二發(fā)包表項(xiàng)組存儲(chǔ)至目標(biāo)存儲(chǔ)空間中除當(dāng)前的第一存儲(chǔ)空間之外的第二存儲(chǔ)空間，包括：

9、在開(kāi)始處理當(dāng)前的第一存儲(chǔ)空間中的第一條發(fā)包表項(xiàng)后，向所述主機(jī)cpu發(fā)起動(dòng)態(tài)搬運(yùn)請(qǐng)求；

10、獲取所述主機(jī)cpu響應(yīng)于所述動(dòng)態(tài)搬運(yùn)請(qǐng)求反饋的新的第二發(fā)包表項(xiàng)組，將當(dāng)前的第二發(fā)包表項(xiàng)組存儲(chǔ)至目標(biāo)存儲(chǔ)空間中除當(dāng)前的第一存儲(chǔ)空間之外的第二存儲(chǔ)空間。

11、本技術(shù)的一個(gè)實(shí)施例中，所述發(fā)包表項(xiàng)中包含控制字段，所述控制字段包括以下至少一種：

12、第一字段，用于標(biāo)識(shí)該發(fā)包表項(xiàng)是否已被存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

13、第二字段，用于標(biāo)識(shí)在開(kāi)始處理該發(fā)包表項(xiàng)后，是否需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

14、第三字段，在確定需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間的情況下，用于標(biāo)識(shí)目標(biāo)基地址，所述目標(biāo)基地址為所述轉(zhuǎn)發(fā)芯片中待存儲(chǔ)新的發(fā)包表項(xiàng)組所屬的目標(biāo)存儲(chǔ)空間的地址。

15、本技術(shù)的一個(gè)實(shí)施例中，針對(duì)任一發(fā)包表項(xiàng)，所述轉(zhuǎn)發(fā)芯片對(duì)該發(fā)包表項(xiàng)的處理方式，包括：

16、基于所述第一字段，判斷該發(fā)包表項(xiàng)是否已被存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

17、在所述第一字段標(biāo)識(shí)該發(fā)包表項(xiàng)已被存儲(chǔ)至目標(biāo)存儲(chǔ)空間的情況下，基于所述第二字段，判斷是否需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

18、在所述第二字段標(biāo)識(shí)需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間的情況下，從所述主機(jī)cpu中獲取新的第二發(fā)包表項(xiàng)組，基于所述第三字段，確定所述新的第二發(fā)包表項(xiàng)組的目標(biāo)基地址，將所述新的第二發(fā)包表項(xiàng)組存儲(chǔ)至該目標(biāo)基地址對(duì)應(yīng)的目標(biāo)存儲(chǔ)空間。

19、本技術(shù)的一個(gè)實(shí)施例中，所述多個(gè)目標(biāo)存儲(chǔ)空間所能存儲(chǔ)的發(fā)包表項(xiàng)的表項(xiàng)條數(shù)之和能夠被所述主機(jī)cpu中發(fā)包表項(xiàng)的總數(shù)整除。

20、本技術(shù)的一個(gè)實(shí)施例中，所述目標(biāo)存儲(chǔ)空間的個(gè)數(shù)為兩個(gè)，且兩個(gè)目標(biāo)存儲(chǔ)空間的大小相等。

21、第二方面，本技術(shù)實(shí)施例提供了一種發(fā)包表項(xiàng)處理裝置，應(yīng)用于轉(zhuǎn)發(fā)芯片，所述轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間中存在多個(gè)目標(biāo)存儲(chǔ)空間，主機(jī)中央處理器cpu控制的存儲(chǔ)空間中存儲(chǔ)有用于轉(zhuǎn)發(fā)操作、管理和維護(hù)oam報(bào)文的發(fā)包表項(xiàng)，所述發(fā)包表項(xiàng)被分為發(fā)包表項(xiàng)組，每一發(fā)包表項(xiàng)組中的發(fā)包表項(xiàng)的序號(hào)依次相鄰，所述裝置包括：

22、第一獲取及存儲(chǔ)模塊，用于從所述主機(jī)cpu中獲取第一發(fā)包表項(xiàng)組，將當(dāng)前的第一發(fā)包表項(xiàng)組存儲(chǔ)至目標(biāo)存儲(chǔ)空間中的第一存儲(chǔ)空間；

23、第一處理模塊，用于開(kāi)始處理當(dāng)前的第一存儲(chǔ)空間中存儲(chǔ)的各個(gè)發(fā)包表項(xiàng)；

24、第一判斷模塊，用于判斷是否需要繼續(xù)處理下一發(fā)包表項(xiàng)組；

25、第二獲取及存儲(chǔ)模塊，用于若需繼續(xù)處理下一發(fā)包表項(xiàng)組，則從所述主機(jī)cpu中獲取新的第二發(fā)包表項(xiàng)組，將當(dāng)前的第二發(fā)包表項(xiàng)組存儲(chǔ)至目標(biāo)存儲(chǔ)空間中除當(dāng)前的第一存儲(chǔ)空間之外的第二存儲(chǔ)空間，將當(dāng)前的第二存儲(chǔ)空間作為新的第一存儲(chǔ)空間，返回觸發(fā)執(zhí)行所述第一處理模塊，其中，獲取與存儲(chǔ)當(dāng)前的第二發(fā)包表項(xiàng)組所需的時(shí)長(zhǎng)不大于處理當(dāng)前的第一存儲(chǔ)空間中的發(fā)包表項(xiàng)所需的時(shí)長(zhǎng)，當(dāng)前的第二發(fā)包表項(xiàng)組中首個(gè)發(fā)包表項(xiàng)的序號(hào)為：當(dāng)前的第一值與所述主機(jī)cpu中發(fā)包表項(xiàng)的總數(shù)的余數(shù)，所述第一值為：當(dāng)前的第一發(fā)包表項(xiàng)組中末位表項(xiàng)的序號(hào)與1之和。

26、本技術(shù)的一個(gè)實(shí)施例中，所述第二獲取及存儲(chǔ)模塊，具體用于：

27、在開(kāi)始處理當(dāng)前的第一存儲(chǔ)空間中的第一條發(fā)包表項(xiàng)后，向所述主機(jī)cpu發(fā)起動(dòng)態(tài)搬運(yùn)請(qǐng)求；

28、獲取所述主機(jī)cpu響應(yīng)于所述動(dòng)態(tài)搬運(yùn)請(qǐng)求反饋的新的第二發(fā)包表項(xiàng)組，將當(dāng)前的第二發(fā)包表項(xiàng)組存儲(chǔ)至目標(biāo)存儲(chǔ)空間中除當(dāng)前的第一存儲(chǔ)空間之外的第二存儲(chǔ)空間。

29、本技術(shù)的一個(gè)實(shí)施例中，所述發(fā)包表項(xiàng)中包含控制字段，所述控制字段包括以下至少一種：

30、第一字段，用于標(biāo)識(shí)該發(fā)包表項(xiàng)是否已被存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

31、第二字段，用于標(biāo)識(shí)在開(kāi)始處理該發(fā)包表項(xiàng)后，是否需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

32、第三字段，在確定需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間的情況下，用于標(biāo)識(shí)目標(biāo)基地址，所述目標(biāo)基地址為所述轉(zhuǎn)發(fā)芯片中待存儲(chǔ)新的發(fā)包表項(xiàng)組所屬的目標(biāo)存儲(chǔ)空間的地址。

33、本技術(shù)的一個(gè)實(shí)施例中，針對(duì)任一發(fā)包表項(xiàng)，所述發(fā)包表項(xiàng)處理裝置，具體包括：

34、第二判斷模塊，用于基于所述第一字段，判斷該發(fā)包表項(xiàng)是否已被存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

35、第三判斷模塊，用于在所述第一字段標(biāo)識(shí)該發(fā)包表項(xiàng)已被存儲(chǔ)至目標(biāo)存儲(chǔ)空間的情況下，基于所述第二字段，判斷是否需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間；

36、第三獲取及存儲(chǔ)模塊，用于在所述第二字段標(biāo)識(shí)需要獲取新的發(fā)包表項(xiàng)組并存儲(chǔ)至目標(biāo)存儲(chǔ)空間的情況下，從所述主機(jī)cpu中獲取新的第二發(fā)包表項(xiàng)組，基于所述第三字段，確定所述新的第二發(fā)包表項(xiàng)組的目標(biāo)基地址，將所述新的第二發(fā)包表項(xiàng)組存儲(chǔ)至該目標(biāo)基地址對(duì)應(yīng)的目標(biāo)存儲(chǔ)空間。

37、本技術(shù)的一個(gè)實(shí)施例中，所述多個(gè)目標(biāo)存儲(chǔ)空間所能存儲(chǔ)的發(fā)包表項(xiàng)的表項(xiàng)條數(shù)之和能夠被所述主機(jī)cpu中發(fā)包表項(xiàng)的總數(shù)整除。

38、本技術(shù)的一個(gè)實(shí)施例中，所述目標(biāo)存儲(chǔ)空間的個(gè)數(shù)為兩個(gè)，且兩個(gè)目標(biāo)存儲(chǔ)空間的大小相等。

39、第三方面，本技術(shù)實(shí)施例提供了一種電子設(shè)備，包括處理器、通信接口、存儲(chǔ)器和通信總線，其中，處理器，通信接口，存儲(chǔ)器通過(guò)通信總線完成相互間的通信；

40、存儲(chǔ)器，用于存放計(jì)算機(jī)程序；

41、處理器，用于執(zhí)行存儲(chǔ)器上所存放的程序時(shí)，實(shí)現(xiàn)第一方面任一所述的方法步驟。

42、第四方面，本技術(shù)實(shí)施例提供了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)內(nèi)存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)第一方面任一所述的方法步驟。

43、第五方面，本技術(shù)實(shí)施例還提供了一種包含指令的計(jì)算機(jī)程序產(chǎn)品，當(dāng)其在計(jì)算機(jī)上運(yùn)行時(shí)，使得計(jì)算機(jī)執(zhí)行上述第一方面任一所述的方法步驟。

44、本技術(shù)實(shí)施例有益效果：

45、本技術(shù)實(shí)施例提供了一種發(fā)包表項(xiàng)處理方法，其中，轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間中存在多個(gè)目標(biāo)存儲(chǔ)空間，僅通過(guò)目標(biāo)存儲(chǔ)空間完成來(lái)自主機(jī)cpu中發(fā)包表項(xiàng)的存儲(chǔ)。本技術(shù)實(shí)施例提供的方法能夠?qū)⒁徊糠职l(fā)包表項(xiàng)從主機(jī)cpu中動(dòng)態(tài)存儲(chǔ)至轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間，在處理的過(guò)程中，只有這部分發(fā)包表項(xiàng)會(huì)占用轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間，并且在處理其中一個(gè)目標(biāo)存儲(chǔ)空間中的發(fā)包表項(xiàng)時(shí)，能夠同時(shí)將另一組來(lái)自主機(jī)cpu的發(fā)包表項(xiàng)存儲(chǔ)在另一個(gè)目標(biāo)存儲(chǔ)空間中，從而在完成一個(gè)目標(biāo)存儲(chǔ)空間中發(fā)包表項(xiàng)的處理后，能夠立刻繼續(xù)對(duì)新存儲(chǔ)的發(fā)包表項(xiàng)進(jìn)行處理，不影響發(fā)包表項(xiàng)的處理效率。

46、也就是，相較于現(xiàn)有技術(shù)的方法，本技術(shù)實(shí)施例提供的方法能夠減少轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間所存儲(chǔ)的發(fā)包表項(xiàng)的數(shù)目，那么在固定的時(shí)間段內(nèi)，就會(huì)減少等待被查詢(xún)和使用的空閑發(fā)包表項(xiàng)的數(shù)目，顯著地節(jié)省了轉(zhuǎn)發(fā)芯片控制的存儲(chǔ)空間，進(jìn)而提高了發(fā)包表項(xiàng)資源利用率。

47、當(dāng)然，實(shí)施本技術(shù)的任一產(chǎn)品或方法并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。