速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者 處于共享狀態(tài)，所述方法進(jìn)一步包括： 對所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者執(zhí)行高速緩存 操作；及 響應(yīng)于執(zhí)行所述高速緩存操作，改變所述第一可共享性屬性及所述第二可共享性屬性 中的所述至少一者以指示所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少 一者處于未共早共早狀態(tài)。
16. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括： 比較存儲一或多個寄存器的地址與所述第一高速緩沖存儲器及所述第二高速緩沖存 儲器中的至少一者的地址以確定所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中 的所述至少一者的地址區(qū)域；及 確定所述地址區(qū)域是共享的還是未共享的。
17. 根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括： 確定所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者的臟字節(jié)； 執(zhí)行高速緩存逐出及高速緩存清空中的至少一者；及 在所述高速緩存逐出及所述高速緩存清空中的所述至少一者期間將僅所述臟字節(jié)寫 入到高速緩沖存儲器或系統(tǒng)存儲器。
18. 根據(jù)權(quán)利要求1所述的方法，其中使用所述第一處理器執(zhí)行所述具有釋放的存儲 操作進(jìn)一步包括： 響應(yīng)于以下各項中的至少一者而使用所述第一處理器清空所述第一處理器的所述高 速緩沖存儲器： 接收中斷、寄存器讀取、寄存器寫入及可編程延遲。
19. 根據(jù)權(quán)利要求1所述的方法，其中使用所述第一處理器執(zhí)行所述具有釋放的存儲 操作進(jìn)一步包括： 響應(yīng)于以下各項中的至少一者而使用所述第一處理器清空所述第一高速緩沖存儲 器： 高速緩存壓力、超時及顯式軟件高速緩存維護(hù)。
20. 根據(jù)權(quán)利要求1所述的方法，其中所述第一高速緩沖存儲器及所述第二高速緩沖 存儲器中的至少一者經(jīng)虛擬標(biāo)記。
21. 根據(jù)權(quán)利要求1所述的方法，其中執(zhí)行所述具有釋放的存儲操作進(jìn)一步包括將存 儲在所述第一高速緩沖存儲器中的虛擬地址轉(zhuǎn)譯為物理地址；及 在將所述虛擬地址轉(zhuǎn)譯為所述物理地址之后基于所述物理地址而清空所述第一高速 緩沖存儲器的所述高速緩存行。
22. 根據(jù)權(quán)利要求1所述的方法，其中執(zhí)行所述具有獲取的加載操作進(jìn)一步包括將存 儲在所述第二高速緩沖存儲器中的虛擬地址轉(zhuǎn)譯為物理地址；及 在將所述虛擬地址轉(zhuǎn)譯為所述物理地址之后基于所述物理地址而使所述第二高速緩 沖存儲器的所述高速緩存行無效。
23. -種設(shè)備，其包括： 用于使用第一可編程處理器將共享可變數(shù)據(jù)存儲到所述第一處理器的第一高速緩沖 存儲器的高速緩存行的裝置； 用于使用所述第一可編程處理器執(zhí)行具有釋放的存儲操作的裝置； 用于使用第二可編程處理器執(zhí)行具有獲取的加載操作的裝置；及 用于使用所述第二可編程處理器加載來自所述第二可編程處理器的高速緩沖存儲器 的所述共享可變數(shù)據(jù)的值的裝置。
24. 根據(jù)權(quán)利要求23所述的設(shè)備，其中所述用于執(zhí)行所述具有釋放的存儲操作的裝置 進(jìn)一步包括： 用于使用所述第一可編程處理器清空所述第一高速緩沖存儲器的與所述共享可變數(shù) 據(jù)相關(guān)聯(lián)的高速緩存行的裝置；及 用于使用所述第一可編程處理器等待任何先前存儲完成的裝置。
25. 根據(jù)權(quán)利要求23所述的設(shè)備，其中所述用于執(zhí)行所述具有獲取的加載操作的裝置 進(jìn)一步包括： 用于使用所述第二可編程處理器使所述第二可編程處理器的與所述共享可變數(shù)據(jù)相 關(guān)聯(lián)的高速緩存行無效的裝置； 用于使用所述第二可編程處理器填充所述第二高速緩沖存儲器的與所述共享可變數(shù) 據(jù)相關(guān)聯(lián)的高速緩存行的裝置；及 用于使用所述第二可編程處理器防止后續(xù)指令發(fā)布直到所述具有獲取的加載操作完 成執(zhí)行為止的裝置。
26. 根據(jù)權(quán)利要求25所述的設(shè)備，其進(jìn)一步包括： 用于使用所述第二處理器窺探所述第一可編程處理器的所述高速緩沖存儲器的裝 置； 用于使用所述第二可編程處理器檢測與所述共享可變數(shù)據(jù)的更新值相關(guān)聯(lián)的高速緩 存命中的裝置；及 用于響應(yīng)于檢測到與所述共享可變數(shù)據(jù)相關(guān)聯(lián)的所述高速緩存命中而使用所述第二 可編程處理器將所述共享可變數(shù)據(jù)的所述更新值寫入到所述第二可編程處理器的所述高 速緩沖存儲器的裝置。
27. -種設(shè)備，其包括： 第一可編程處理器，其具有第一高速緩沖存儲器； 第二可編程處理器，其具有第二高速緩沖存儲器，其中所述裝置經(jīng)配置以： 使用所述第一可編程處理器將共享可變數(shù)據(jù)存儲到所述第一處理器的所述第一高速 緩沖存儲器的高速緩存行； 使用所述第一可編程處理器執(zhí)行具有釋放的存儲操作； 使用所述第二可編程處理器執(zhí)行具有獲取的加載操作；及 使用所述第二可編程處理器加載來自所述第二可編程處理器的所述高速緩沖存儲器 的所述共享可變數(shù)據(jù)的值。
28. 根據(jù)權(quán)利要求27所述的設(shè)備，其中為執(zhí)行所述具有釋放的存儲操作，所述設(shè)備經(jīng) 進(jìn)一步配置以： 使用所述第一可編程處理器清空所述第一高速緩沖存儲器的與所述共享可變數(shù)據(jù)相 關(guān)聯(lián)的尚速緩存彳??；及 使用所述第一可編程處理器等待任何先前存儲完成。
29. 根據(jù)權(quán)利要求27所述的設(shè)備，其中為執(zhí)行所述具有獲取的加載操作，所述設(shè)備經(jīng) 進(jìn)一步配置以： 使用所述第二可編程處理器使所述第二可編程處理器的與所述共享可變數(shù)據(jù)相關(guān)聯(lián) 的高速緩存行無效； 使用所述第二可編程處理器填充所述第二高速緩沖存儲器的與所述共享可變數(shù)據(jù)相 關(guān)聯(lián)的尚速緩存彳丁；及 使用所述第二可編程處理器防止后續(xù)指令發(fā)布直到所述具有獲取的加載操作完成執(zhí) 行為止。
30. 根據(jù)權(quán)利要求29所述的設(shè)備，其中所述設(shè)備經(jīng)進(jìn)一步配置以： 使用所述第二處理器窺探所述第一可編程處理器的所述高速緩沖存儲器； 使用所述第二可編程處理器檢測與所述共享可變數(shù)據(jù)的更新值相關(guān)聯(lián)的高速緩存命 中；及 響應(yīng)于檢測到與所述共享可變數(shù)據(jù)相關(guān)聯(lián)的所述高速緩存命中而使用所述第二可編 程處理器將所述共享可變數(shù)據(jù)的所述更新值寫入到所述第二可編程處理器的所述高速緩 沖存儲器。
31. 根據(jù)權(quán)利要求27所述的設(shè)備，其中為執(zhí)行所述具有釋放的存儲操作，所述設(shè)備經(jīng) 進(jìn)一步配置以： 將所述共享可變數(shù)據(jù)寫入到具有比所述第一高速緩沖存儲器高的層級的較高層級高 速緩沖存儲器、系統(tǒng)存儲器及所述第二處理器的所述第二高速緩沖存儲器中的一者。
32. 根據(jù)權(quán)利要求27所述的設(shè)備，其中所述第一處理器包括中央處理單元CPU，及所述 第二處理器包括圖形處理單元GPU。
33. 根據(jù)權(quán)利要求27所述的設(shè)備，其中所述第一處理器的所有所述高速緩存行及所述 第二處理器的所有所述高速緩存行為共享的， 其中為執(zhí)行所述具有釋放的存儲操作，所述設(shè)備經(jīng)進(jìn)一步配置以清空所述第一處理器 的所有所述高速緩存行，及 其中為執(zhí)行所述具有獲取的加載操作，所述設(shè)備經(jīng)進(jìn)一步配置以使所述第二第一處理 器的所有所述高速緩存行無效。
34. 根據(jù)權(quán)利要求27所述的設(shè)備，其中所述第一處理器的所有所述高速緩存行的子集 為共享的，及第二處理器的所有所述高速緩存行的子集為共享的， 其中為執(zhí)行所述具有釋放的存儲操作，所述設(shè)備經(jīng)進(jìn)一步配置以僅清空所述第一處理 器的所述高速緩存行的所述共享子集，及 其中為執(zhí)行所述具有獲取的加載操作，所述設(shè)備經(jīng)進(jìn)一步配置以僅使所述第二處理器 的所有所述高速緩存行的所述共享子集無效。
35. 根據(jù)權(quán)利要求34所述的設(shè)備，其中所述第一處理器的所述高速緩存行的所述共享 子集的至少一個共享行由第一可共享性屬性指示，及 其中所述第二處理器的所述高速緩存行的所述共享子集的每一共享行由第二可共享 性屬性指示。
36. 根據(jù)權(quán)利要求35所述的設(shè)備，其中所述設(shè)備經(jīng)進(jìn)一步配置以： 執(zhí)行高速緩存填充操作；及 響應(yīng)于執(zhí)行所述高速緩存填充操作，讀取來自頁表的所述第一可共享性屬性及所述第 二可共享性屬性中的至少一者。
37. 根據(jù)權(quán)利要求35所述的設(shè)備，其中所述設(shè)備經(jīng)進(jìn)一步配置以： 由編譯器發(fā)布加載指令及存儲指令中的至少一者，其中所述加載指令及所述存儲指令 中的所述至少一者指示所述第一可共享性屬性及所述第二可共享性屬性中的所述至少一 者。
38. 根據(jù)權(quán)利要求37所述的設(shè)備，其中所述加載指令包括共享加載指令，且其中所述 存儲指令包括共享存儲指令。
39. 根據(jù)權(quán)利要求35所述的設(shè)備，其中所述設(shè)備經(jīng)進(jìn)一步配置以讀取多個地址指針的 指示所述第一可共享性屬性及所述第二可共享性屬性中的至少一者的一或多個位。
40. 根據(jù)權(quán)利要求35所述的設(shè)備，其中所述第一可共享性屬性及所述第二可共享性屬 性中的至少一者指示所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者 處于未共享狀態(tài)，其中所述設(shè)備經(jīng)進(jìn)一步配置以： 對所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者執(zhí)行高速緩存 操作；及 響應(yīng)于執(zhí)行所述高速緩存操作，改變所述第一可共享性屬性及所述第二可共享性屬性 中的所述至少一者以指示所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少 一者處于共孚狀態(tài)。
41. 根據(jù)權(quán)利要求35所述的設(shè)備，其中所述第一可共享性屬性及所述第二可共享性屬 性中的至少一者指示所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者 處于共享狀態(tài)，其中所述設(shè)備經(jīng)進(jìn)一步配置以： 對所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者執(zhí)行高速緩存 操作；及 響應(yīng)于執(zhí)行所述高速緩存操作，改變所述第一可共享性屬性及所述第二可共享性屬性 中的所述至少一者以指示所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少 一者處于未共早共早狀態(tài)。
42. 根據(jù)權(quán)利要求27所述的設(shè)備，其中所述設(shè)備經(jīng)進(jìn)一步配置以： 比較存儲一或多個寄存器的地址與所述第一高速緩沖存儲器及所述第二高速緩沖存 儲器中的至少一者的地址以確定所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中 的所述至少一者的地址區(qū)域；及 確定所述地址區(qū)域是共享的還是未共享的。
43. 根據(jù)權(quán)利要求27所述的設(shè)備，其中所述設(shè)備經(jīng)進(jìn)一步配置以： 確定所述第一高速緩沖存儲器及所述第二高速緩沖存儲器中的至少一者的臟字節(jié)； 執(zhí)行高速緩存逐出及高速緩存清空中的至少一者；及 在所述高速緩存逐出及所述高速緩存清空中的所述至少一者期間將僅所述臟字節(jié)寫 入到高速緩沖存儲器或系統(tǒng)存儲器。
44. 根據(jù)權(quán)利要求27所述的設(shè)備，其中為使用所述第一處理器執(zhí)行所述具有釋放的存 儲操作，所述設(shè)備經(jīng)進(jìn)一步配置以： 響應(yīng)于以下各項中的至少一者而使用所述第一處理器清空所述第一處理器的所述高 速緩沖存儲器： 接收中斷、寄存器讀取、寄存器寫入及可編程延遲。
45. 根據(jù)權(quán)利要求27所述的設(shè)備，其中為使用所述第一處理器執(zhí)行所述具有釋放的存 儲操作，所述設(shè)備經(jīng)進(jìn)一步配置以： 響應(yīng)于以下各項中的至少一者而使用所述第一處理器清空所述第一高速緩沖存儲 器： 高速緩存壓力、超時及顯式軟件高速緩存維護(hù)。
46. 根據(jù)權(quán)利要求27所述的設(shè)備，其中所述第一高速緩沖存儲器及所述第二高速緩沖 存儲器中的至少一者經(jīng)虛擬標(biāo)記。
47. 根據(jù)權(quán)利要求27所述的設(shè)備，其中為執(zhí)行所述具有釋放的存儲操作，所述設(shè)備經(jīng) 進(jìn)一步配置以： 將存儲在所述第一高速緩沖存儲器中的虛擬地址轉(zhuǎn)譯為物理地址；及 在將所述虛擬地址轉(zhuǎn)譯為所述物理地址之后基于所述物理地址而清空所述第一高速 緩沖存儲器的所述高速緩存行。
48. 根據(jù)權(quán)利要求27所述的設(shè)備，其中為執(zhí)行所述具有獲取的加載操作，所述設(shè)備經(jīng) 進(jìn)一步配置以將存儲在所述第二高速緩沖存儲器中的虛擬地址轉(zhuǎn)譯為物理地址；及 在將所述虛擬地址轉(zhuǎn)譯為所述物理地址之后基于所述物理地址而使所述第二高速緩 沖存儲器的所述高速緩存行無效。
49. 一種其上存儲有指令的非暫時性計算機(jī)可讀存儲媒體，所述指令在被執(zhí)行時致使 一或多個處理器： 使用第一可編程處理器將共享可變數(shù)據(jù)存儲到所述第一處理器的第一高速緩沖存儲 器的高速緩存行； 使用所述第一可編程處理器執(zhí)行具有釋放的存儲操作； 使用第二可編程處理器執(zhí)行具有獲取的加載操作；及 使用所述第二可編程處理器加載來自所述第二可編程處理器的高速緩沖存儲器的所 述共享可變數(shù)據(jù)的值。
50. 根據(jù)權(quán)利要求49所述的非暫時性計算機(jī)可讀存儲媒體，其中致使所述一或多個處 理器執(zhí)行所述具有釋放的存儲操作的所述指令進(jìn)一步包括在被執(zhí)行時致使所述一或多個 處理器進(jìn)行以下操作的指令： 使用所述第一可編程處理器清空所述第一高速緩沖存儲器的與所述共享可變數(shù)據(jù)相 關(guān)聯(lián)的尚速緩存彳??；及 使用所述第一可編程處理器等待任何先前存儲完成。
51. 根據(jù)權(quán)利要求49所述的非暫時性計算機(jī)可讀存儲媒體，其中致使所述一或多個處 理器執(zhí)行所述具有獲取的加載操作的所述指令進(jìn)一步包括在被執(zhí)行時致使所述一或多個 處理器進(jìn)行以下操作的指令： 使用所述第二可編程處理器使所述第二可編程處理器的與所述共享可變數(shù)據(jù)相關(guān)聯(lián) 的高速緩存行無效； 使用所述第二可編程處理器填充所述第二高速緩沖存儲器的與所述共享可變數(shù)據(jù)相 關(guān)聯(lián)的尚速緩存彳??；及 使用所述第二可編程處理器防止后續(xù)指令發(fā)布直到所述具有獲取的加載操作完成執(zhí) 行為止。
52. 根據(jù)權(quán)利要求49所述的非暫時性計算機(jī)可讀存儲媒體，其進(jìn)一步包括在被執(zhí)行時 致使所述一或多個處理器進(jìn)行以下操作的指令： 使用所述第二處理器窺探所述第一可編程處理器的所述高速緩沖存儲器； 使用所述第二可編程處理器檢測與所述共享可變數(shù)據(jù)的更新值相關(guān)聯(lián)的高速緩存命 中；及 響應(yīng)于檢測到與所述共享可變數(shù)據(jù)相關(guān)聯(lián)的所述高速緩存命中而使用所述第二可編 程處理器將所述共享可變數(shù)據(jù)的所述更新值寫入到所述第二可編程處理器的所述高速緩 沖存儲器。
【專利摘要】一種方法包含使用第一可編程處理器將共享可變數(shù)據(jù)存儲到第一處理器的第一高速緩沖存儲器的高速緩存行。所述方法進(jìn)一步包含：使用所述第一可編程處理器執(zhí)行具有釋放的存儲操作；使用第二可編程處理器執(zhí)行具有獲取的加載操作；及使用所述第二可編程處理器加載來自所述第二可編程處理器的高速緩沖存儲器的所述共享可變數(shù)據(jù)的值。
【IPC分類】G06F12-08
【公開號】CN104520825
【申請?zhí)枴緾N201380041399
【發(fā)明人】B·雷赫利克, T·R·曾, A·E·格魯貝爾, A·V·布爾德, C·C·夏普, E·德默斯
【申請人】高通股份有限公司
【公開日】2015年4月15日
【申請日】2013年8月5日
【公告號】CA2864752A1, US20140040552, WO2014025691A1