一種數(shù)據(jù)接收裝置和數(shù)據(jù)發(fā)送裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及數(shù)據(jù)通信技術領域，具體地說，涉及一種數(shù)據(jù)接收裝置和數(shù)據(jù)發(fā)送裝置。
【背景技術】
[0002]隨著光纖通信技術、繼電保護技術的迅速發(fā)展，光纖等通信設備的成本也逐漸降低，電力通信網(wǎng)絡的發(fā)展和普及為光纖差動保護的大規(guī)模應用提供了充足的通道資源。光纖差動保護具有安全可靠、靈敏度高、動作速度快、不受系統(tǒng)振蕩影響等優(yōu)點，在IlOkV及以下等級的電網(wǎng)中得到了廣泛的應用。
[0003]近年來，隨著可編程邏輯密度的不斷提高，各大公司紛紛推出高性價比的新一代超大規(guī)模FPGA可編程邏輯器件，使得FPGA在嵌入式產品設計中已經(jīng)能實現(xiàn)更多的功能并發(fā)揮越來越重要的作用。在光纖差動保護的設計中，使用FPGA控制光纖的收發(fā)、對光纖通訊進行解碼已經(jīng)逐漸成為各繼電保護廠商的主要做法。所以如何高效、可靠地實現(xiàn)FPGA與后端數(shù)據(jù)處理單元(例如DSP)的數(shù)據(jù)交互是一個亟需解決的問題。

【發(fā)明內容】

[0004]為解決上述問題，本發(fā)明提供了一種數(shù)據(jù)接收裝置，所述裝置包括:
[0005]第一數(shù)據(jù)處理單元，其用于接收外部通信電路傳輸來的數(shù)據(jù)并進行分幀處理，將處理得到的數(shù)據(jù)存儲到第一存儲單元并發(fā)出第一控制信號；
[0006]第二數(shù)據(jù)處理單元，其與所述第一數(shù)據(jù)處理單元連接，用于根據(jù)所述第一控制信號從所述第一存儲單元讀取相應數(shù)據(jù)。
[0007]根據(jù)本發(fā)明的一個實施例，所述第一存儲單元包括狀態(tài)寄存器，所述第一數(shù)據(jù)處理單元檢測所述狀態(tài)寄存器中是否存在未被讀取的數(shù)據(jù)幀，根據(jù)檢測結果產生表征狀態(tài)寄存器數(shù)據(jù)位是否有效的第一狀態(tài)數(shù)據(jù)。
[0008]根據(jù)本發(fā)明的一個實施例，所述第二數(shù)據(jù)處理單元從所述第一存儲單元讀取數(shù)據(jù)時，首先讀取第一狀態(tài)數(shù)據(jù)以判斷狀態(tài)寄存器數(shù)據(jù)位是否有效，如果有效，所述第二數(shù)據(jù)處理單元繼續(xù)進行數(shù)據(jù)讀取操作，否則停止進行數(shù)據(jù)讀取操作。
[0009]根據(jù)本發(fā)明的一個實施例，所述第一數(shù)據(jù)處理單元在對接收到數(shù)據(jù)進行處理時，還生成相應的第二狀態(tài)數(shù)據(jù)，所述第二狀態(tài)數(shù)據(jù)包括以下所列項中的至少一項:
[0010]CRC校驗錯誤狀態(tài)數(shù)據(jù)、接收幀數(shù)據(jù)長度錯誤狀態(tài)數(shù)據(jù)、接收緩沖溢出狀態(tài)數(shù)據(jù)和數(shù)據(jù)接收有效性狀態(tài)數(shù)據(jù)。。
[0011]根據(jù)本發(fā)明的一個實施例，所述第二數(shù)據(jù)處理單元讀取所述第二狀態(tài)數(shù)據(jù)，并根據(jù)所述第二狀態(tài)數(shù)據(jù)判斷所述裝置的數(shù)據(jù)接收狀態(tài)。
[0012]根據(jù)本發(fā)明的一個實施例，所述第一存儲單元包括接收數(shù)據(jù)存儲地址區(qū)間，所述第二數(shù)據(jù)處理單元從所述接收數(shù)據(jù)存儲地址區(qū)間讀取數(shù)據(jù)時，如果讀取地址沒有達到所述接收數(shù)據(jù)存儲地址區(qū)間的末位地址，則對所述末位地址進行讀操作。
[0013]根據(jù)本發(fā)明的一個實施例，在所述第二數(shù)據(jù)處理單元進行數(shù)據(jù)讀取時，所述第一數(shù)據(jù)處理單元檢測所述接收數(shù)據(jù)存儲地址區(qū)間的末位地址是否被所述第二數(shù)據(jù)處理單元讀取，如果被讀取，則清除所述第一控制信號。
[0014]根據(jù)本發(fā)明的一個實施例，在所述第二數(shù)據(jù)處理單元從所述接收數(shù)據(jù)存儲地址區(qū)間的末位地址讀取數(shù)據(jù)時，所述第一數(shù)據(jù)處理單元還判斷是否存在下一幀數(shù)據(jù)，如果存在，則保留所述第一控制信號，否則清除所述第一控制信號。
[0015]根據(jù)本發(fā)明的一個實施例，所述第一存儲單元包括接收數(shù)據(jù)緩沖區(qū)，所述第一數(shù)據(jù)處理單元將處理得到的數(shù)據(jù)存儲在所述數(shù)據(jù)緩沖區(qū)中，所述第一數(shù)據(jù)處理單元通過將所述接收數(shù)據(jù)存儲地址區(qū)間映射到所述接收數(shù)據(jù)緩沖區(qū)的不同字段，使得所述第二數(shù)據(jù)處理單元通過讀取所述接收數(shù)據(jù)存儲地址區(qū)間來讀取所述接收數(shù)據(jù)緩沖區(qū)中的相應數(shù)據(jù)。
[0016]本發(fā)明還提供了一種數(shù)據(jù)發(fā)送裝置，所述裝置包括第一數(shù)據(jù)處理單元和與所述第一數(shù)據(jù)處理單元連接的第二數(shù)據(jù)處理單元，其中，在進行數(shù)據(jù)發(fā)送時，
[0017]所述第二數(shù)據(jù)處理單元將待發(fā)送數(shù)據(jù)及其數(shù)據(jù)長度分別寫入發(fā)送數(shù)據(jù)存儲單元和數(shù)據(jù)長度存儲單元中；
[0018]所述第一數(shù)據(jù)處理單元對所述發(fā)送數(shù)據(jù)存儲單元和數(shù)據(jù)長度存儲單元中的數(shù)據(jù)進行相應地處理，并將處理得到的數(shù)據(jù)發(fā)送到與所述裝置連接的外部通信電路。
[0019]根據(jù)本發(fā)明的一個實施例，所述發(fā)送數(shù)據(jù)存儲單元包括發(fā)送數(shù)據(jù)存儲地址區(qū)間，所述第二數(shù)據(jù)處理單元在向所述發(fā)送數(shù)據(jù)存儲地址區(qū)間寫入待發(fā)送數(shù)據(jù)時，如果所述發(fā)送數(shù)據(jù)存儲地址區(qū)間的末位地址沒有被寫入待發(fā)送數(shù)據(jù)，則將所述末位地址寫入預設數(shù)據(jù)。
[0020]根據(jù)本發(fā)明的一個實施例，所述第二數(shù)據(jù)處理單元還從第二存儲單元讀取第二狀態(tài)數(shù)據(jù)，并根據(jù)所述第二狀態(tài)數(shù)據(jù)判斷是否進行將待發(fā)送數(shù)據(jù)及其數(shù)據(jù)長度分別寫入所述發(fā)送數(shù)據(jù)存儲單元和數(shù)據(jù)長度存儲單元。
[0021]根據(jù)本發(fā)明的一個實施例，所述第二狀態(tài)數(shù)據(jù)包括發(fā)送緩沖過載位數(shù)據(jù)，如果所述發(fā)送緩沖過載位數(shù)據(jù)表征的發(fā)送緩沖區(qū)為空時，所述第二數(shù)據(jù)處理單元將待發(fā)送數(shù)據(jù)及其數(shù)據(jù)長度分別寫入所述發(fā)送數(shù)據(jù)存儲單元和數(shù)據(jù)長度存儲單元，否則不將待發(fā)送數(shù)據(jù)及其數(shù)據(jù)長度分別寫入所述發(fā)送數(shù)據(jù)存儲單元和數(shù)據(jù)長度存儲單元。
[0022]本發(fā)明所提供的數(shù)據(jù)數(shù)據(jù)接收裝置和數(shù)據(jù)發(fā)送裝置能夠實現(xiàn)數(shù)據(jù)的高效、可靠地接收與發(fā)送。
[0023]第一數(shù)據(jù)處理單元通過檢測第一存儲單元中是否存在未被讀取的數(shù)據(jù)幀來產生相應的第一狀態(tài)數(shù)據(jù)，第二數(shù)據(jù)處理單元在從第一存儲單元中讀取數(shù)據(jù)的過程中，首先通過讀取第一狀態(tài)數(shù)據(jù)來判斷第一數(shù)據(jù)存儲單元的數(shù)據(jù)存儲狀態(tài)，以便判斷是否需要繼續(xù)進行數(shù)據(jù)讀取。這樣有效提高了第二數(shù)據(jù)處理單元的數(shù)據(jù)讀取效率，也就提高了整個裝置的數(shù)據(jù)接收效率。
[0024]本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現(xiàn)和獲得。
【附圖說明】
[0025]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要的附圖做簡單的介紹:
[0026]圖1是根據(jù)本發(fā)明一個實施例的數(shù)據(jù)接收裝置的結構圖；
[0027]圖2是根據(jù)本發(fā)明一個實施例的接收數(shù)據(jù)的整體流程圖；
[0028]圖3是根據(jù)本發(fā)明一個實施例的數(shù)據(jù)接收過程中第一數(shù)據(jù)處理單元的處理流程圖；
[0029]圖4是根據(jù)本發(fā)明一個實施例的數(shù)據(jù)接收過程中第二數(shù)據(jù)處理單元的處理流程圖；
[0030]圖5是根據(jù)本發(fā)明一個實施例的發(fā)送數(shù)據(jù)的流程圖；
[0031]圖6是根據(jù)本發(fā)明一個實施例的發(fā)送數(shù)據(jù)的具體流程圖。
【具體實施方式】
[0032]以下將結合附圖及實施例來詳細說明本發(fā)明的實施方式，借此對本發(fā)明如何應用技術手段來解決技術問題，并達成技術效果的實現(xiàn)過程能充分理解并據(jù)以實施。需要說明的是，只要不構成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結合，所形成的技術方案均在本發(fā)明的保護范圍之內。
[0033]同時，在以下說明中，出于解釋的目的而闡述了許多具體細節(jié)，以提供對本發(fā)明實施例的徹底理解。然而，對本領域的技術人員來說顯而易見的是，本發(fā)明可以不用這里的具體細節(jié)或者所描述的特定方式來實施。
[0034]另外，在附圖的流程圖示出的步驟可以在諸如一組計算機可執(zhí)行指令的計算機系統(tǒng)中執(zhí)行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。
[0035]圖1示出了本實施例所提供的數(shù)據(jù)接收裝置的結構圖。
[0036]如圖1所示，本實施例所提供的數(shù)據(jù)接收裝置100與外部通信電路101連接，其包括第一數(shù)據(jù)處理單元102和與第二數(shù)據(jù)處理單元103。其中，第一數(shù)據(jù)處理單元102連接在外部通信電路101與第二數(shù)據(jù)處理單元103之間，其用于接收外部通信電路101傳輸來的數(shù)據(jù)，并對這些數(shù)據(jù)進行相應地處理，將處理得到的數(shù)據(jù)存儲到第一存儲單元并發(fā)出第一控制信號。第二數(shù)據(jù)處理單元103接收到第一數(shù)據(jù)處理單元103發(fā)出的第一控制信號后，會對第一控制信號進行響應，從第一存儲單元中讀取響應的數(shù)據(jù)，從而實現(xiàn)數(shù)據(jù)的接收。
[0037]本實施例中，第一數(shù)據(jù)處理單元102采用FPGA，第二數(shù)據(jù)處理單元采用DSP芯片，由此構成了 DSP+FPGA的硬件架構。隨著DSP和FPGA的發(fā)展，采用DSP+FPGA的數(shù)字硬件開始顯示出它的優(yōu)越性。
[0038]通用DSP芯片能夠通過編程廣泛應用到各類產品中去，具有算法控制結構復雜、運算速度高、尋址方式靈活和通信能力強大等特點。但是傳統(tǒng)的DSP芯片在結構本質上是串行的，這使得對于需要處理的數(shù)據(jù)量大、處理速度高，但是運算結構相對比較簡單的底層信號處理來說，DSP芯片并沒有優(yōu)勢可言，而這恰好是FPGA的優(yōu)勢所在。采用DSP+FPGA的數(shù)據(jù)硬件系統(tǒng)能夠將這兩種處理芯片的優(yōu)點結合起來，從而既能夠滿足底層信號處理的要求，又能滿足高層信號處理的