一種基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及密碼解析技術(shù)領(lǐng)域，更具體地說，涉及一種基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中，通常采用多核密碼處理器對(duì)密碼信息進(jìn)行處理，對(duì)于傳統(tǒng)多核密碼處理器內(nèi)部的控制機(jī)制，它的控制信息來源于外部輸入的數(shù)據(jù)的包頭。但是定長(zhǎng)(一般為32bits)的專用密碼通信協(xié)議包頭位數(shù)有限，而多核密碼運(yùn)算模塊內(nèi)部的控制流程復(fù)雜，難以用一個(gè)32bits的包頭描述清楚一個(gè)數(shù)據(jù)包的所有操作，也難以為每個(gè)32bits的數(shù)據(jù)都設(shè)計(jì)一個(gè)32bits的包頭，否則，接口傳輸層的傳輸效率將會(huì)嚴(yán)重降低，如何提高接口傳輸層的傳輸效率成為本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題之一。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本申請(qǐng)?zhí)峁┮环N基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，用于解決現(xiàn)有技術(shù)中多核密碼處理器接口傳輸層的傳輸效率低的問題。
[0004]為了實(shí)現(xiàn)上述目的，現(xiàn)提出的方案如下:
[0005]一種基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，包括:
[0006]輸入緩存和輸出緩存；
[0007]與所述輸入緩存和輸出緩存相連的中央調(diào)度器；
[0008]與所述中央調(diào)度器相連的密碼處理器組，所述密碼處理器組中設(shè)置有多個(gè)密碼運(yùn)算模塊；
[0009]所述中央調(diào)度器包括:輸入微控制器、輸出微控制器和硬件解析單元；
[0010]所述輸入微控制器用于對(duì)獲取到的數(shù)據(jù)包進(jìn)行解析，并依據(jù)所述硬件解析單元輸出的調(diào)度指令調(diào)取與所述調(diào)度指令所匹配的子任務(wù)分配程序，進(jìn)行輸入數(shù)據(jù)的調(diào)度和計(jì)算任務(wù)的分配；
[0011]所述輸出微控制器用于依據(jù)所述硬件解析單元發(fā)送的用于表征數(shù)據(jù)包類型的標(biāo)識(shí)信息完成每個(gè)密碼運(yùn)算模塊計(jì)算結(jié)果的輸出；
[0012]所述硬件解析單元用于依據(jù)預(yù)設(shè)的引導(dǎo)列表中的數(shù)據(jù)信息解析數(shù)據(jù)包包頭，將解析得到的與數(shù)據(jù)包的輸入次序相匹配的調(diào)度指令發(fā)送至輸入微控制器，將解析得到的用于表征數(shù)據(jù)包類型的標(biāo)識(shí)信息發(fā)送至輸出微控制器；所述引導(dǎo)列表中存儲(chǔ)有用于表征數(shù)據(jù)包的輸入次序的標(biāo)識(shí)信息和與其一一對(duì)應(yīng)的用于表征子任務(wù)分配程序的調(diào)度指令。
[0013]優(yōu)選的，上述基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，包括:
[0014]所述硬件解析單元包括:子任務(wù)引導(dǎo)RAM和任務(wù)引導(dǎo)控制器；
[0015]所述子任務(wù)引導(dǎo)RAM用于存儲(chǔ)表征數(shù)據(jù)包的輸入次序的標(biāo)識(shí)信息和與其一一對(duì)應(yīng)的用于表征子任務(wù)分配程序的調(diào)度指令；
[0016]所述任務(wù)引導(dǎo)控制器用于通過輸入緩存獲取數(shù)據(jù)包，對(duì)獲取到的數(shù)據(jù)包的包頭進(jìn)行解析，獲取用于表征數(shù)據(jù)包的輸入次序的標(biāo)識(shí)信息和用于表征數(shù)據(jù)包類型的標(biāo)識(shí)信息，依據(jù)子任務(wù)引導(dǎo)RAM查找與所述用于表征數(shù)據(jù)包輸入次序的信息標(biāo)識(shí)相匹配的調(diào)度指令，將所述調(diào)度指令發(fā)送至輸入微控制器，將所述用于表征數(shù)據(jù)包類型的標(biāo)識(shí)信息發(fā)送至輸出微控制器。
[0017]優(yōu)選的，上述基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，所述用于表征數(shù)據(jù)包類型的標(biāo)識(shí)信息為數(shù)據(jù)包的任務(wù)類型編號(hào)。
[0018]優(yōu)選的，上述基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，所述子任務(wù)引導(dǎo)RAM具體包括:
[0019]數(shù)據(jù)包包頭所包含的子任務(wù)編號(hào)和與所述子任務(wù)編號(hào)對(duì)應(yīng)的子任務(wù)分配程序在輸入指令RAM中存放的首地址。
[0020]優(yōu)選的，上述基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，包括:
[0021]所述任務(wù)引導(dǎo)控制器，具體用于獲取輸入緩存中的數(shù)據(jù)包，對(duì)獲取到的數(shù)據(jù)包的包頭進(jìn)行解析，獲取讀取子任務(wù)引導(dǎo)RAM的子任務(wù)編號(hào)和任務(wù)類型標(biāo)號(hào)，讀取子任務(wù)引導(dǎo)RAM中存儲(chǔ)的與所述子任務(wù)編號(hào)相匹配的地址值作為中央調(diào)度器中輸入微控制器中的PC寄存器的更新值；
[0022]輸入微控制器，具體用于依據(jù)輸入微控制器的PC寄存器的值，通過輸入微控制器中的取指電路讀取輸入指令RAM中的程序；根據(jù)輸入指令RAM中的程序，通過輸入微控制器中的譯碼電路，生成密碼運(yùn)算模塊的控制信息，并輸入至密碼運(yùn)算模塊；
[0023]所述輸出微控制器，具體用于根據(jù)密碼運(yùn)算模塊的狀態(tài)信息，生成輸出微控制器中的PC寄存器的更新值，根據(jù)輸出微控制器中的PC寄存器的值，通過輸出微控制器中的取指電路讀取輸出指令RAM中的程序，根據(jù)輸出指令RAM中的程序，通過輸出微控制器中的譯碼電路，輸出密碼運(yùn)算模塊的計(jì)算結(jié)果。
[0024]優(yōu)選的，上述基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，包括:
[0025]所述數(shù)據(jù)包由包頭和數(shù)據(jù)段組成；
[0026]所述包頭為指令包包頭、輸入數(shù)據(jù)包包頭、配置信息包包頭或輸出數(shù)據(jù)包包頭。
[0027]從上述的技術(shù)方案可以看出，本申請(qǐng)公開技術(shù)方案，通過采用基于任務(wù)列表的任務(wù)解析機(jī)制，用一個(gè)有限長(zhǎng)度的包頭通過任務(wù)列表調(diào)用中央調(diào)度器的相應(yīng)的應(yīng)用程序，從而完成對(duì)一個(gè)數(shù)據(jù)包的處理，這種方式允許密碼運(yùn)算模塊在運(yùn)行的過程當(dāng)中，輸入很少控制信息來驅(qū)動(dòng)復(fù)雜的操作流程，保證了密碼運(yùn)算模塊接口的數(shù)據(jù)傳輸效率，同時(shí)提高了操作的靈活性。
【附圖說明】
[0028]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0029]圖1為本申請(qǐng)實(shí)施例公開的基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器的結(jié)構(gòu)圖
[0030]圖2為采用任務(wù)引導(dǎo)列表配置輸入微控制器中的輸入指令RAM的示意圖；
[0031]圖3為本申請(qǐng)實(shí)施例公開的中央調(diào)度器的結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0032]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0033]圖1為本申請(qǐng)實(shí)施例公開的基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器的結(jié)構(gòu)圖。
[0034]參見圖1，本申請(qǐng)實(shí)施例公開了一種基于中央調(diào)度器的任務(wù)映射機(jī)制的基于任務(wù)編號(hào)的調(diào)度控制機(jī)制的多核密碼處理器，包括:輸入緩存I和輸出緩存2 ;
[0035]與所述輸入緩存I和輸出緩存2相連的中央調(diào)度器3 ;
[0036]與所述中央調(diào)度器3相連的密碼處理器組4，所述密碼處理器組4中設(shè)置有多個(gè)密碼運(yùn)算模塊；
[0037]所述中央調(diào)度器3包括:輸入微控制器302、輸出微控制器301和硬件解析單元303 ；
[0038]其中，所述輸入緩存1、輸出緩存2和所述密碼處理器組均為現(xiàn)有技術(shù)中的常用設(shè)備，因此本申請(qǐng)無需多做說明，
[0039]所述輸入微控制器302用于對(duì)獲取到的數(shù)據(jù)包進(jìn)行解析，并依據(jù)所述硬件解析單元303輸出的，調(diào)度指令調(diào)用與所述調(diào)度指令所匹配的子任務(wù)分配程序，進(jìn)行輸入數(shù)據(jù)的調(diào)度和計(jì)算任務(wù)的分配；
[0040]所述輸出微控制器301用于依據(jù)所述硬件解析單元303發(fā)送的用于表征數(shù)據(jù)包類型的標(biāo)識(shí)信息完成每個(gè)密碼運(yùn)算模塊計(jì)算結(jié)果的輸出；
[0041]所述硬件解析單元303用于依據(jù)預(yù)設(shè)的引導(dǎo)列表中的數(shù)據(jù)信息解析數(shù)據(jù)包包頭，將解析得到的與數(shù)據(jù)包的輸入次序相匹配的調(diào)度指令發(fā)送至輸入微控制器302，將解析得到的用于表征數(shù)據(jù)包類型的標(biāo)識(shí)信息發(fā)送至輸出微控制器301 ;所述引導(dǎo)列表中存儲(chǔ)有用于表征數(shù)據(jù)包的輸入次序的標(biāo)識(shí)信息和與所述用于表征數(shù)據(jù)包的輸入次序的標(biāo)識(shí)信息一一對(duì)應(yīng)的用于表征子任務(wù)分配程序的調(diào)度指令。
[0042]其中，所述基于中央調(diào)度器3的調(diào)度任務(wù)機(jī)制主要由開發(fā)和應(yīng)用兩個(gè)階段組成，該調(diào)度任務(wù)機(jī)制的基本工作原理是:在開發(fā)階段