一種光通信設(shè)備生產(chǎn)中閃存的燒寫系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及光通信設(shè)備生產(chǎn)技術(shù)領(lǐng)域，具體來講是一種光通信設(shè)備生產(chǎn)中閃存的燒寫系統(tǒng)及方法。
【背景技術(shù)】
[0002]目前，光通信生產(chǎn)企業(yè)所有的ARM (Advanced RISC Machines)芯片應(yīng)用軟件程序FLASH(RS)燒寫均采用PC機(jī)和仿真下載器(例如JLINK仿真下載器)進(jìn)行，具體方式為通過下載線插入JTAG (Joint Test Act1n Group，聯(lián)合測(cè)試工作組)排線口，結(jié)合軟件工具(例如J-FLASH ARM軟件工具)進(jìn)行閃存的程序燒寫。
[0003]然而，由于傳統(tǒng)的燒寫工序?qū)C機(jī)及仿真下載器需求較大，導(dǎo)致成本較高；并且ARM芯片應(yīng)用程序升級(jí)過程時(shí)，需要人工反復(fù)插拔仿真下載器，嚴(yán)重影響工作效率；另外，測(cè)試人員通過PC機(jī)進(jìn)行燒寫工具的操作時(shí)，人機(jī)交互較多且無防呆功能，導(dǎo)致容易出現(xiàn)誤操作及仿真下載器損壞的問題。

【發(fā)明內(nèi)容】

[0004]針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種光通信設(shè)備生產(chǎn)中閃存的燒寫系統(tǒng)及方法，本發(fā)明節(jié)約了設(shè)備并降低了生產(chǎn)成本；提高了生產(chǎn)效率；解決了誤操作及仿真下載器損壞的問題。
[0005]為達(dá)到以上目的，本發(fā)明采取的技術(shù)方案是:一種光通信設(shè)備生產(chǎn)中閃存的燒寫系統(tǒng)，包括板管理單元扣板和ARM設(shè)備，所述ARM設(shè)備包括串行線調(diào)試接口和ARM芯片，所述板管理單元扣板通過串行線與串行線調(diào)試接口相連；所述ARM芯片包括高性能總線訪問接口、內(nèi)核、高性能內(nèi)部互聯(lián)總線及存儲(chǔ)器，其中，所述高性能總線訪問接口通過調(diào)試訪問接口總線與串行線調(diào)試接口相連，所述高性能內(nèi)部互聯(lián)總線分別與高性能總線訪問接口、內(nèi)核及存儲(chǔ)器相連。
[0006]在上述技術(shù)方案的基礎(chǔ)上，所述串行線調(diào)試接口包括串行線時(shí)鐘端口、串行線數(shù)據(jù)輸入輸出端口、復(fù)位引腳；所述板管理單元扣板包括第一 1 口、第二 1 口、第三1 口 ；所述串行線時(shí)鐘端口與第一 1 口相連，串行線數(shù)據(jù)輸入輸出端口與第二 1 口相連，復(fù)位引腳與第三1 口相連。
[0007]在上述技術(shù)方案的基礎(chǔ)上，所述板管理單元扣板還包括3V3引腳和第一 GND引腳，ARM設(shè)備還包括VCC引腳和第二 GND引腳；其中，所述3V3引腳與VCC引腳相連，第一 GND引腳和第二 GND引腳相連。
[0008]在上述技術(shù)方案的基礎(chǔ)上，所述高性能總線訪問接口包括控制及狀態(tài)字寄存器，用于控制數(shù)據(jù)的傳送方向、傳送大小以及傳送類型；傳輸?shù)刂芳拇嫫?，用于指令?shù)據(jù)的傳送地址；數(shù)據(jù)讀/寫寄存器，用于存放或存儲(chǔ)被傳送的數(shù)據(jù)。
[0009]在上述技術(shù)方案的基礎(chǔ)上，所述ARM芯片還包括標(biāo)識(shí)代碼寄存器，用于提供有關(guān)串行線調(diào)試接口的標(biāo)識(shí)信息；中止寄存器，用于強(qiáng)制DAP中止以及清除錯(cuò)誤和粘帶標(biāo)志條件；控制/狀態(tài)寄存器，用于提供對(duì)串行線調(diào)試接口的控制以及有關(guān)串行線調(diào)試接口的狀態(tài)信息；診斷調(diào)試管理狀態(tài)寄存器，用于提供系統(tǒng)安全，閃存擦除啟動(dòng)、確認(rèn)狀態(tài)信息；診斷調(diào)試管理控制寄存器，用于提供系統(tǒng)調(diào)試請(qǐng)求，控制調(diào)試禁止，控制閃存擦除；調(diào)試停止控制和狀態(tài)寄存器，用于提供有關(guān)ARM芯片狀態(tài)的信息，使能內(nèi)核調(diào)試，實(shí)現(xiàn)ARM芯片停止和單步操作；調(diào)試異常和監(jiān)控控制寄存器，用于調(diào)試監(jiān)控控制。
[0010]本發(fā)明還提供一種基于上述系統(tǒng)的光通信設(shè)備生產(chǎn)中閃存的燒寫方法，所述ARM設(shè)備包括標(biāo)識(shí)代碼寄存器、中止寄存器、控制/狀態(tài)寄存器、診斷調(diào)試管理狀態(tài)寄存器、診斷調(diào)試管理控制寄存器；該方法包括以下步驟:步驟S1.初始化板管理單元扣板的各1口 ；步驟S2.進(jìn)行ARM芯片復(fù)位，并將ARM芯片由JTAG模式轉(zhuǎn)換成SWD模式；步驟S3.通過標(biāo)識(shí)代碼寄存器讀取器件的標(biāo)識(shí)代碼；步驟S4.設(shè)置清楚中止寄存器的錯(cuò)誤標(biāo)志；步驟S5.通過設(shè)置控制/狀態(tài)寄存器，使能系統(tǒng)上電請(qǐng)求和調(diào)試上電請(qǐng)求；步驟S6.根據(jù)診斷調(diào)試管理狀態(tài)寄存器判斷ARM芯片閃存是否加密，若是，則轉(zhuǎn)至步驟S7 ;若否，則轉(zhuǎn)至步驟S8 ;步驟S7.通過診斷調(diào)試管理控制寄存器執(zhí)行整體擦除操作，進(jìn)行ARM芯片的解密處理；步驟S8.通過調(diào)試停止控制和狀態(tài)寄存器使能ARM芯片的DEBUG模式，然后通過調(diào)試異常和監(jiān)控控制寄存器呼叫ARM芯片，使其處理停止?fàn)顟B(tài)；步驟S9.執(zhí)行ARM芯片的閃存初始化，進(jìn)行擦除及燒寫函數(shù)，完成指定應(yīng)用程序文件的ARM芯片閃存燒寫。
[0011]在上述技術(shù)方案的基礎(chǔ)上，所述串行線調(diào)試接口包括串行線時(shí)鐘端口、串行線數(shù)據(jù)輸入輸出端口、復(fù)位引腳；所述板管理單元扣板包括第一 1 口、第二 1 口、第三1 口 ；所述串行線時(shí)鐘端口與第一 1 口相連，串行線數(shù)據(jù)輸入輸出端口與第二 1 口相連，復(fù)位引腳與第三1 口相連。
[0012]在上述技術(shù)方案的基礎(chǔ)上，步驟SI中，初始化板管理單元扣板的各1 口具體為初始化第一 1 口輸出，第三1 口輸出，第二 1 口作為數(shù)據(jù)輸入輸出進(jìn)行切換。
[0013]在上述技術(shù)方案的基礎(chǔ)上，步驟S2中，通過第三1 口進(jìn)行ARM芯片復(fù)位；通過第一 1 口、第二 1 口發(fā)送預(yù)設(shè)數(shù)值序列，將ARM芯片由JTAG模式轉(zhuǎn)換成SWD模式。
[0014]本發(fā)明的有益效果在于:
[0015]1、本發(fā)明中的BMU(板管理單元)扣板通過串行線與ARM設(shè)備的串行線調(diào)試接口相連，因此無需使用下載仿真器，即可通過BMU扣板的1 口模擬SWD (Serial Wire Debug，串行線調(diào)試協(xié)議)協(xié)議，實(shí)現(xiàn)對(duì)ARM芯片閃存進(jìn)行應(yīng)用程序的燒寫，節(jié)約了設(shè)備并降低了生產(chǎn)成本。
[0016]2、本發(fā)明中無需使用下載仿真器，因此在ARM芯片應(yīng)用程序升級(jí)過程時(shí)，不需要人工反復(fù)插拔仿真下載器，避免了仿真下載器的損壞，不需要人工操作配置專用的燒寫軟件，即節(jié)約了生產(chǎn)成本又提高了生產(chǎn)效率。
[0017]3、本發(fā)明中無需使用下載仿真器，因此測(cè)試人員進(jìn)行燒寫操作時(shí)，不存在人機(jī)交互，解決了誤操作及仿真下載器損壞的問題。
【附圖說明】
[0018]圖1為本發(fā)明光通信設(shè)備生產(chǎn)中閃存的燒寫系統(tǒng)的硬件連接圖；
[0019]圖2為本發(fā)明光通信設(shè)備生產(chǎn)中閃存的燒寫系統(tǒng)的原理框圖；
[0020]圖3為本發(fā)明光通信設(shè)備生產(chǎn)中閃存的燒寫方法流程圖。
【具體實(shí)施方式】
[0021]以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。
[0022]參見圖1所示，一種光通信設(shè)備生產(chǎn)中閃存的燒寫系統(tǒng)，包括BMU扣板和ARM設(shè)備，所述ARM設(shè)備包括SW-DP (串行線調(diào)試接口)和ARM芯片，所述BMU扣板通過SW線(串行線)與串行線調(diào)試接口相連；所述串行線調(diào)試接口包括SWD_TCK(串行線時(shí)鐘端口)、SWD_D1 (串行線數(shù)據(jù)輸入輸出端口)、NRST (復(fù)位引腳)；所述BMU扣板包括第一 1 口、第二 1口、第三1 口 ；所述串行線時(shí)鐘端口與第一 1 口相連，串行線數(shù)據(jù)輸入輸出端口與第二 1口相連，復(fù)位引腳與第三1 口相連。優(yōu)選的，所述BMU扣板還包括3V3引腳和第一 GND引腳，ARM設(shè)備還包括VCC引腳和第二 GND引腳；其中，所述3V3引腳與VCC引腳相連，第一GND引腳和第二 GND引腳相連。
[0023]參見圖1及圖2所示，所述ARM芯片包括AHB-AP (高性能總線訪問接口)、內(nèi)核、高性能內(nèi)部互聯(lián)總線(AHB)及存儲(chǔ)器，其中，所述高性能總線訪問接口通過DAP總線(調(diào)試訪問接口總線)與串行線調(diào)試接口相連，所述高性能內(nèi)部互聯(lián)總線分別與高性能總線訪問接口、內(nèi)核及存儲(chǔ)器相連。
[0024]所述高性能總線訪問接口包括CSW寄存器(控制及狀態(tài)字寄存器)，用于控制數(shù)據(jù)的傳送方向、傳送大小以及傳送類型；TAR寄存器(傳輸?shù)刂芳拇嫫?，用于指令數(shù)據(jù)的傳送地址；DRW寄存器(數(shù)據(jù)讀/寫寄存器)，用于存放或存儲(chǔ)被傳送的數(shù)據(jù)。由于RAM芯片的存儲(chǔ)器不在內(nèi)存尋址范圍內(nèi)，外部的BMU扣板及ARM芯片的內(nèi)核不能直接訪問ARM芯片的存儲(chǔ)器，只能通過高性能內(nèi)部互聯(lián)總線來訪問存儲(chǔ)器。而BMU扣板訪問ARM芯片的存儲(chǔ)器時(shí)，通過串行線將外部信號(hào)轉(zhuǎn)換成DAP總線信號(hào)，再經(jīng)過高性能總線訪問接口，通過傳輸?shù)刂?