自適應(yīng)配置pcie總線接口的方法和系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及總線接口配置領(lǐng)域，特別是涉及一種自適應(yīng)配置PCIE總線接口的方 法和系統(tǒng)。
【背景技術(shù)】
[0002] 工控行業(yè)的產(chǎn)品需要搭配各種底板，以支持各種PCIE (Peripheral Component Interconnect Express,最新外圍組件互連)插槽的接口，比如 PCIE X1，PCIE X4，PCIE X8， PCIE X16等，其中，PCIE是最新的總線和接口標(biāo)準(zhǔn)，是由英特爾提出的，主要優(yōu)勢就是數(shù)據(jù) 傳輸速率高。為兼容各種接口的PCIE設(shè)備，使得在各種底板中正常工作，需要硬件或軟件 提供相應(yīng)的識別方法。傳統(tǒng)的Intel ICH (I/O controller Hub，輸入/輸出控制器中心） 系列平臺通過ICH南橋中的兩個Strap PIN (配置引腳）實現(xiàn)兼容多種設(shè)備。傳統(tǒng)的PCH (Platform Controller Hub)系列平臺采用由Intel專門開發(fā)的打包Flash Image固件的工 具：FITC (Flash鏡像制作工具）來進(jìn)行配置。通過FITC配置后，然后打包生成新的Flash Image固件，燒錄進(jìn)Flash ROM即可。
[0003] 然而對于PCH系列平臺傳統(tǒng)的配置方式，若芯片組支持多種配置，如PCIE n、PCIE X2、PCIE X4或PCIE XI與PCIE X4的結(jié)合等，均需使用FITC工具，重新配置PCIE設(shè)定項， 重新打包Flash Image固件，重新燒錄，如此反復(fù),效率低，且無法保證系統(tǒng)的靈活性及兼容 性。

【發(fā)明內(nèi)容】

[0004] 基于此，有必要針對PCH系列平臺傳統(tǒng)的配置方式中需反復(fù)打包Flash Image固 件并重新燒錄導(dǎo)致效率低的問題，提供一種效率高的自適應(yīng)配置PCIE總線接口的方法。
[0005] 此外，還有必要提供一種效率高的自適應(yīng)配置PCIE總線接口的系統(tǒng)。
[0006] 一種自適應(yīng)配置PCIE總線接口的方法，包括以下步驟：
[0007] 讀取由一個或多個通用輸入輸出接口構(gòu)成的速度選擇器的邏輯值；
[0008] 根據(jù)所述邏輯值從預(yù)先建立的邏輯值與速度值之間的配置關(guān)系中，獲取所述邏輯 值所對應(yīng)的速度值，以及根據(jù)所述速度值從預(yù)先建立的速度值與表示速度值的標(biāo)識值之間 的對應(yīng)關(guān)系中，獲取所述速度值所對應(yīng)的標(biāo)識值；
[0009] 將所述標(biāo)識值寫入到Flash區(qū)域的指定地址中。
[0010] 在其中一個實施例中，在所述讀取由一個或多個通用輸入輸出接口構(gòu)成的速度選 擇器的邏輯值的步驟之前，所述方法還包括：
[0011] 預(yù)先建立邏輯值與速度值之間的配置關(guān)系，以及預(yù)先建立速度值與表示速度值的 標(biāo)識值之間的對應(yīng)關(guān)系。
[0012] 在其中一個實施例中，在所述將所述標(biāo)識值寫入到Flash區(qū)域的指定地址中的步 驟之前，所述方法還包括：
[0013] 判斷Flash區(qū)域的指定地址中內(nèi)容是否為所述速度值所對應(yīng)的標(biāo)識值，若是，則 結(jié)束，若否，則將所述標(biāo)識值寫入到所述Flash區(qū)域的指定地址。
[0014]在其中一個實施例中，所述Flash區(qū)域的指定地址為0124h。
[0015] 在其中一個實施例中，所述速度選擇器所選擇的速度值最多為2的通用輸入輸出 接口數(shù)量次方個值。
[0016] 一種自適應(yīng)配置PCIE總線接口的系統(tǒng)，包括：
[0017] 讀取模塊，用于讀取由一個或多個通用輸入輸出接口構(gòu)成的速度選擇器的邏輯 值；
[0018] 獲取模塊，用于根據(jù)所述邏輯值從預(yù)先建立的邏輯值與速度值之間的配置關(guān)系 中，獲取所述邏輯值所對應(yīng)的速度值，以及根據(jù)所述速度值從預(yù)先建立的速度值與表示速 度值的標(biāo)識值之間的對應(yīng)關(guān)系中，獲取所述速度值所對應(yīng)的標(biāo)識值；
[0019] 寫入模塊，用于將所述標(biāo)識值寫入到Flash區(qū)域的指定地址中。
[0020] 在其中一個實施例中，所述系統(tǒng)還包括：
[0021] 預(yù)配置模塊，用于在所述讀取由一個或多個通用輸入輸出接口構(gòu)成的速度選擇器 的邏輯值之前，預(yù)先建立邏輯值與速度值之間的配置關(guān)系，以及預(yù)先建立速度值與表示速 度值的標(biāo)識值之間的對應(yīng)關(guān)系。
[0022] 在其中一個實施例中，所述系統(tǒng)還包括：
[0023] 判斷模塊，用于判斷Flash區(qū)域的指定地址中內(nèi)容是否為所述速度值所對應(yīng)的標(biāo) 識值，若是，則結(jié)束；
[0024] 所述寫入模塊用于在判斷出Flash區(qū)域的指定地址中內(nèi)容不為所述速度值所對 應(yīng)的標(biāo)識值時，將所述標(biāo)識值寫入到所述Flash區(qū)域的指定地址。
[0025] 在其中一個實施例中，所述Flash區(qū)域的指定地址為0124h。
[0026] 在其中一個實施例中，所述速度選擇器所選擇的速度值最多為2的通用輸入輸出 接口數(shù)量次方個值。
[0027] 上述自適應(yīng)配置PCIE總線接口的方法和系統(tǒng)，通過將一個或多個通用輸入輸出 接口構(gòu)成速度選擇器，讀取該速度選擇器的邏輯值，根據(jù)邏輯值與速度值的配置關(guān)系，得到 相應(yīng)的速度值，并根據(jù)速度值得到表示該速度值所對應(yīng)的標(biāo)識值，并將標(biāo)識值寫入指定地 址中，如此打包一次Flash Image固件，即可針對同一主板搭配不同底板所引起的PCIE接 口速度不一樣，實現(xiàn)動態(tài)配置，不需反復(fù)對Flash Image固件打包，效率高，且提高了主板與 底板配置的靈活性及兼容性。
【附圖說明】
[0028] 圖1為一個實施例中自適應(yīng)配置PCIE總線接口的方法的流程圖；
[0029] 圖2為另一個實施例中自適應(yīng)配置PCIE總線接口的方法的流程圖；
[0030] 圖3為一個實施例中自適應(yīng)配置PCIE總線接口的系統(tǒng)的結(jié)構(gòu)框圖；
[0031] 圖4為另一個實施例中自適應(yīng)配置PCIE總線接口的系統(tǒng)的結(jié)構(gòu)框圖。
【具體實施方式】
[0032] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0033]圖1為一個實施例中自適應(yīng)配置PCIE總線接口的方法的流程圖。該自適應(yīng)配置 PCIE總線接口的方法，包括以下步驟：
[0034] 步驟102,讀取由一個或多個通用輸入輸出接口構(gòu)成的速度選擇器的邏輯值。
[0035] 具體的，通用輸入輸出接口（General Purpose Input Output,簡稱GPI0)的種類 很多，本實施例中，采用GPI068實現(xiàn)，但不限于此，只要是可軟件編程的10接口都可以。
[0036] 該速度選擇器所選擇的速度值最多為2的通用輸入輸出接口數(shù)量次方個值。例 如，速度選擇器由1個通用輸入輸出接口構(gòu)成，則實現(xiàn)PCIE的速度選擇最多為2 :=2種；速 度選擇器由3個通用輸入輸出接口構(gòu)成，則實現(xiàn)PCIE的速度選擇最多為23=8種。因此，可 根據(jù)速度選擇的最多種配置相應(yīng)的GPI0的數(shù)量。
[0037] 步驟104,根據(jù)該邏輯值從預(yù)先建立的邏輯值與速度值之間的配置關(guān)系中，獲取該 邏輯值所對應(yīng)的速度值，以及根據(jù)該速度值從預(yù)先建立的速度值與表示速度