存儲器訪問控制模塊以及相關方法
【技術領域】
[0001]許多計算系統(tǒng)可以包括操作在不同的時鐘頻率上并且具有不同的數(shù)據(jù)總線位大小的組件和/或子系統(tǒng)。例如，計算系統(tǒng)可以包括操作在比系統(tǒng)總線主控器(master)更高的時鐘頻率處的處理器。并且，相同的計算系統(tǒng)可以具有如下系統(tǒng)總線，該系統(tǒng)總線具有比其處理器總線更大的位大小。在該示例計算系統(tǒng)中，連接到系統(tǒng)總線的處理器和組件兩者將需要訪問一定量的計算機存儲器(memory，或內(nèi)存)。由于在時鐘頻率和總線大小上的差異，處理器和系統(tǒng)總線主控器可能需要根據(jù)其各自的時鐘頻率和總線大小而操作的不同的計算機存儲器。但是，使用根據(jù)不同的時鐘頻率和總線大小而操作的多存儲器器件對計算系統(tǒng)增加費用和復雜性。因此，所感興趣的是，處理器和系統(tǒng)總線主控器兩者不論其在時鐘頻率和總線大小上的差異，都能夠使用共同共享的存儲器器件。在該上下文中產(chǎn)生本發(fā)明。

【發(fā)明內(nèi)容】

[0002]在一實施例中，公開了存儲器訪問控制模塊。該存儲器訪問控制模塊包括:第一數(shù)據(jù)接口，用于根據(jù)第一數(shù)據(jù)總線位大小和第一時鐘頻率向第一數(shù)據(jù)通信總線和從第一數(shù)據(jù)通信總線進行數(shù)據(jù)傳輸。該存儲器訪問控制模塊還包括多個仲裁模塊，被連接以根據(jù)該第一數(shù)據(jù)總線位大小和該第一時鐘頻率與該第一數(shù)據(jù)接口進行數(shù)據(jù)通信。存儲器訪問控制模塊還包括:多個存儲器區(qū)(bank)，被連接以根據(jù)該第一數(shù)據(jù)總線位大小和該第一時鐘頻率與該多個仲裁模塊進行數(shù)據(jù)通信，使得該多個存儲器區(qū)的每一個被連接以與該多個仲裁模塊中的不同的一個仲裁模塊進行數(shù)據(jù)通信。存儲器訪問控制模塊還包括，第二數(shù)據(jù)接口，用于根據(jù)第二數(shù)據(jù)總線位大小和第二時鐘頻率向第二數(shù)據(jù)通信總線和從第二數(shù)據(jù)通信總線進行數(shù)據(jù)傳輸。該第二數(shù)據(jù)總線位大小是該第一數(shù)據(jù)總線位大小的整數(shù)倍。該第一時鐘頻率是該第二時鐘頻率的整數(shù)倍。存儲器訪問控制模塊還包括:分道器(channelizer)模塊，被連接以根據(jù)該第二數(shù)據(jù)總線位大小和該第二時鐘頻率與該第二數(shù)據(jù)接口進行數(shù)據(jù)通信。該分道器模塊還被連接以根據(jù)該第一數(shù)據(jù)總線位大小和第一時鐘頻率與該多個仲裁模塊進行數(shù)據(jù)通信。該分道器模塊定義為，在儲存操作期間將從該第二數(shù)據(jù)接口接收的數(shù)據(jù)從該第二數(shù)據(jù)總線位大小分割為該第一數(shù)據(jù)總線位大小的多個數(shù)據(jù)段。分道器模塊還被定義為，在該儲存操作期間根據(jù)該第一時鐘頻率將該第一數(shù)據(jù)總線位大小的數(shù)據(jù)段經(jīng)由該多個仲裁模塊中的相應的那些沿各自的數(shù)據(jù)通道發(fā)送到該多個存儲器區(qū)中的尋址的那些存儲器區(qū)。分道器模塊還被定義為，在加載操作期間根據(jù)該第一數(shù)據(jù)總線位大小和第一時鐘頻率從該多個存儲器區(qū)中的尋址的那些存儲器區(qū)經(jīng)由該多個仲裁模塊中的相應的那些接收數(shù)據(jù)。分道器模塊還被定義為，將在該加載操作期間從該多個存儲器區(qū)接收的數(shù)據(jù)組合為該第二數(shù)據(jù)總線位大小并根據(jù)該第二時鐘頻率將該第二數(shù)據(jù)總線位大小的組合的數(shù)據(jù)發(fā)送到該第二數(shù)據(jù)接口。
[0003]在另一實施例中，公開了一種用于控制對存儲器的訪問的方法。該方法包括:根據(jù)第一數(shù)據(jù)總線位大小和第一時鐘頻率從第一數(shù)據(jù)接口接收第一存儲器訪問請求。該方法還包括:根據(jù)該第一數(shù)據(jù)總線位大小和該第一時鐘頻率將該第一存儲器訪問請求發(fā)送到對由該第一存儲器訪問請求尋址的存儲器區(qū)負責的仲裁模塊。該方法還包括:根據(jù)第二數(shù)據(jù)總線位大小和第二時鐘頻率從第二數(shù)據(jù)接口接收第二存儲器訪問請求。該第二存儲器訪問請求是數(shù)據(jù)儲存請求。該第二數(shù)據(jù)總線位大小是該第一數(shù)據(jù)總線位大小的整數(shù)倍。該第一時鐘頻率是該第二時鐘頻率的整數(shù)倍。該方法還包括，將該第二數(shù)據(jù)總線位大小的第二存儲器訪問請求分割為該第一數(shù)據(jù)總線位大小的數(shù)據(jù)段。該方法還包括:根據(jù)第一時鐘頻率將該第一數(shù)據(jù)總線位大小的每一個數(shù)據(jù)段發(fā)送到對由該第一數(shù)據(jù)總線位大小的數(shù)據(jù)段尋址的存儲器區(qū)負責的仲裁模塊。
[0004]本發(fā)明的其它方面和優(yōu)點將從結合附圖的下述具體的描述中變得更加清晰，該附圖以示例的方式描述本發(fā)明。
【附圖說明】
[0005]圖1示出了根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)。
[0006]圖2示出了根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)，其中實現(xiàn)存儲器訪問控制模塊以控制由作為第一存儲器訪問器的計算機處理器并且由作為第二存儲器訪問器的系統(tǒng)總線主控器對多個存儲器區(qū)的訪問。
[0007]圖3示出了根據(jù)本發(fā)明的一個實施例的具有更詳細的存儲器訪問控制模塊的示意圖的圖1和2的計算系統(tǒng)。
[0008]圖4A示出了根據(jù)本發(fā)明的一個實施例的用于在儲存操作期間操作存儲器訪問控制模塊以控制對存儲器的訪問的方法的流程圖。
[0009]圖4B示出了根據(jù)本發(fā)明的一個實施例的接續(xù)圖4A的用于在加載操作期間操作存儲器訪問控制模塊的方法的流程圖。
【具體實施方式】
[0010]在下述說明中，列出多個具體的細節(jié)以便提供對本發(fā)明透徹的理解。但是，對本領域的技術人員來說應當清楚，可以不需要這些具體的細節(jié)中的一些或者全部而實施本發(fā)明。在其它情況中，沒有詳細地描述了已知的處理操作從而不會與本發(fā)明不必要地混淆。
[0011]圖1示出了根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)100。計算系統(tǒng)100包括多個存儲器區(qū)109A-109D和多個存儲器訪問器101、103。存儲器訪問器101、103可以是任何類型的計算組件，諸如而不限于，計算機處理器、系統(tǒng)總線主控器、或者需要訪問計算機存儲器的另外的計算組件。在一實施例中，第一存儲器訪問器101被定義為計算機處理器，并且第二存儲器訪問器103被定義為系統(tǒng)總線主控器103，通過該總線主控103，其它計算組件可以訪問多個存儲器區(qū)109A-109D。盡管圖1以示例的方式示出了四個存儲器區(qū)109A-109D，但應理解的是，其它實施例本質(zhì)上可以實現(xiàn)任何數(shù)量的存儲器區(qū)。在一實施例中，存儲器區(qū)109A-109D的每一個被定義為靜態(tài)隨機訪問存儲器(SRAM)。但是，應理解的是，在其它實施例中，存儲器區(qū)109A-109D可以被定義為任何類型的計算機存儲、或者計算機存儲器類型的任何組合。此外，通過多個存儲器區(qū)109A-109D，每一個存儲器區(qū)109A-109D被配置為包括整體可尋址的存儲器空間的不同的部分。
[0012]對多個存儲器區(qū)109A-109D的每一個的訪問由多個仲裁模塊107A-107D的相應的一個來控制。如圖1所示，每一個仲裁模塊107A-107D與存儲器區(qū)109A-109D的相應的一個進行雙向數(shù)據(jù)通信，如箭頭113A-113D所表示。在數(shù)據(jù)儲存操作、即數(shù)據(jù)寫入操作期間，仲裁模塊 107A-107D 將傳送(communicate)數(shù)據(jù)儲存指令(data store instruct1n)以及將要儲存到其存儲器區(qū)109A-109D的數(shù)據(jù)。在數(shù)據(jù)加載操作、即數(shù)據(jù)讀取操作期間，仲裁模塊107A-107D將會將數(shù)據(jù)加載指令傳送到其存儲器區(qū)109A-109D并接收所請求的數(shù)據(jù)。
[0013]每一個仲裁模塊107A-107D被定義為分別控制對其存儲器區(qū)109A-109D的訪問，使得在給定時間時對其存儲器區(qū)的多個訪問請求被保持在對特定的存儲器區(qū)的可允許的規(guī)格內(nèi)。例如，如果存儲器區(qū)109A-109D被定義為一次處理一個訪問請求，則用于存儲器區(qū)109A-109D的仲裁模塊107A-107D將操作以確保存儲器區(qū)109A-109D—次僅被分派一個訪問請求的任務。在存儲器區(qū)109A-109D繁忙時到達仲裁模塊107A-107D處的任何額外的訪問請求將被仲裁模塊107A-107D保留直到存儲器區(qū)109A-109D可用以處理下一個存儲器訪問請求。
[0014]第一存儲器訪問器101被連接以與仲裁模塊107A-107D的每一個通信，如箭頭111所示。箭頭111對應于第一數(shù)據(jù)通信總線111。以此方式，第一存儲器訪問器101能夠?qū)⒋鎯ζ髟L問請求發(fā)送到特定的仲裁模塊107A-107D，該特定的仲裁模塊107A-107D對包括目標存儲器地址的存儲器區(qū)109A-109D負責。在圖1的示例實施例中，第一存儲器訪問器101、仲裁模塊107A-107D的每一個以及存儲器區(qū)109A-109D的每一個被定義為根據(jù)具有第一時鐘頻率clkl的第一時鐘并根據(jù)第一數(shù)據(jù)總線位大小bsl而相互通信數(shù)據(jù)。
[0015]第二存儲器訪問器103被定義為根據(jù)具有第二時鐘頻率clk2的第二時鐘并根據(jù)第二數(shù)據(jù)總線位大小bs2操作。因此，在時鐘頻率和數(shù)據(jù)總線位大小的方面，第二存儲器訪問器103具有不同于多個仲裁模塊107A-107D的數(shù)據(jù)接口