領域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
【主權項】
1.一種存儲系統(tǒng)，其特征在于，包括:主控模塊、存儲器控制模塊、非易失性存儲器和所述系統(tǒng)的RAM，所述存儲器控制模塊與所述主控模塊連接，所述非易失性存儲器和所述RAM均與所述存儲器控制模塊連接； 在所述主控模塊發(fā)出對所述非易失性存儲器的寫命令時，所述存儲器控制模塊用于根據(jù)所述寫命令將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述系統(tǒng)的RAM中，并在完成所述非易失性存儲器的寫操作后，將用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM釋放。
2.根據(jù)權利要求1所述的系統(tǒng)，其特征在于， 所述存儲器控制模塊包括RAM控制單元和非易失性存儲器控制單元； 所述非易失性存儲器控制單元用于接收所述主控模塊發(fā)出的對所述非易失性存儲器的寫命令，并根據(jù)所述寫命令向所述RAM控制單元發(fā)送寫操作信息； 所述RAM控制單元用于根據(jù)所述寫操作信息將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述RAM中； 所述非易失性存儲器控制單元還用于向所述RAM控制單元發(fā)送讀取存儲于所述RAM中的需要寫入非易失性存儲器的數(shù)據(jù)的讀命令； 所述RAM控制單元用于根據(jù)所述讀命令讀取存儲于所述RAM中的需要寫入所述非易失性存儲器的數(shù)據(jù)，并將所讀取的所述數(shù)據(jù)發(fā)送給所述非易失性存儲器控制單元； 所述非易失性存儲器控制單元用于在將所述數(shù)據(jù)寫入所述非易失性存儲器后，向所述RAM控制單元和所述主控模塊發(fā)送完成將所述數(shù)據(jù)寫入所述非易失性存儲器的通知信號，以釋放用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM。
3.根據(jù)權利要求2所述的系統(tǒng)，其特征在于， 所述非易失性存儲器控制單元包括: 非易失性存儲器寫控制子單元，用于接收所述主控模塊對非易失性存儲器的所述寫命令，并發(fā)出寫操作控制信號； 緩存管理子單元，用于根據(jù)所述寫操作控制信號，向所述RAM控制單元發(fā)送所述寫操作信息； 所述非易失性存儲器寫控制子單元還用于向所述緩存管理子單元發(fā)送讀取存儲于所述RAM中的需要寫入非易失性存儲器的數(shù)據(jù)的所述讀命令，以通過所述緩存管理子單元將所述讀命令發(fā)送給所述RAM控制單元。
4.根據(jù)權利要求3所述的系統(tǒng)，其特征在于， 所述RAM控制單元包括: 中央處理器命令處理子單元； 非易失性存儲器控制器命令處理子單元，用于接收所述寫操作信息和所述讀命令； 地址管理子單元，用于接收所述寫操作信息和所述主控模塊在發(fā)出對非易失性存儲器的所述寫命令時，所述主控模塊對用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM的地址配置命令，并根據(jù)所述寫操作信息和所述地址配置命令生成用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM的RAM地址信息； 選擇子單元，用于在所述非易失性存儲器的寫操作期間，選擇所述RAM地址信息和所述非易失性存儲器控制器命令處理子單元所接收的所述寫操作信息和所述讀命令進行發(fā)送； RAM寫控制子單元，用于根據(jù)來自所述選擇子單元發(fā)送的所述RAM地址信息和所述寫操作信息將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述RAM中； RAM讀控制子單元，用于根據(jù)來自所述選擇子單元發(fā)送的所述讀命令讀取存儲于所述RAM中的需要寫入所述非易失性存儲器的數(shù)據(jù)，并將所讀取的所述數(shù)據(jù)發(fā)送給所述非易失性存儲器寫控制子單元； 其中，所述緩存管理子單元在所述非易失性存儲器寫控制子單元將所述數(shù)據(jù)寫入所述非易失性存儲器后，向所述選擇子單元和所述主控模塊發(fā)送完成將所述數(shù)據(jù)寫入所述非易失性存儲器的通知信號，以釋放用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM。
5.根據(jù)權利要求1所述的系統(tǒng)，其特征在于， 所述用于存儲需要寫入非易失性存儲器的數(shù)據(jù)的RAM為預定的RAM或隨機分配的RAM。
6.一種存儲系統(tǒng)的非易失性存儲器的控制方法，其特征在于，包括: 存儲器控制器接收系統(tǒng)對非易失性存儲器的寫命令； 所述存儲器控制器根據(jù)所述寫命令將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述系統(tǒng)的RAM中； 所述存儲器控制器在完成對所述非易失性存儲器的寫操作后將用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM釋放。
7.根據(jù)權利要求6所述的控制方法，其特征在于， 所述存儲器控制器接收系統(tǒng)對非易失性存儲器的寫命令的步驟包括: 所述存儲器控制器的非易失性存儲器控制單元接收所述系統(tǒng)對所述非易失性存儲器的與命令； 所述非易失性存儲器控制單元根據(jù)所述寫命令向所述存儲器控制器的RAM控制單元發(fā)送寫操作信息； 所述存儲器控制器根據(jù)所述寫命令將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述系統(tǒng)的RAM中的步驟包括: 所述RAM控制單元根據(jù)所述寫操作信息將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述RAM中； 所述存儲器控制器在完成對所述非易失性存儲器的寫操作后將用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM釋放的步驟包括: 所述非易失性存儲器控制單元向所述RAM控制單元發(fā)送讀取存儲于所述RAM中的需要寫入非易失性存儲器的數(shù)據(jù)的讀命令； 所述RAM控制單元根據(jù)所述讀命令讀取存儲于所述RAM中的需要寫入所述非易失性存儲器的數(shù)據(jù)，并將所讀取的所述數(shù)據(jù)發(fā)送給所述非易失性存儲器控制單元； 所述非易失性存儲器控制單元將所述數(shù)據(jù)寫入所述非易失性存儲器，以完成對所述非易失性存儲器的寫操作； 所述非易失性存儲器控制單元向所述RAM控制單元和所述系統(tǒng)發(fā)送完成將所述數(shù)據(jù)寫入所述非易失性存儲器的通知信號，以釋放用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM。
8.根據(jù)權利要求7所述的控制方法，其特征在于， 所述存儲器控制器的非易失性存儲器控制單元接收所述系統(tǒng)對所述非易失性存儲器的寫命令的步驟包括: 所述非易失性存儲器控制單元的非易失性存儲器寫控制子單元接收系統(tǒng)對非易失性存儲器的所述寫命令，并發(fā)出寫操作控制信號； 所述非易失性存儲器控制單元根據(jù)所述寫命令向所述存儲器控制器的RAM控制單元發(fā)送寫操作信息的步驟包括: 所述非易失性存儲器控制單元的緩存管理子單元接收所述寫操作控制信號，并根據(jù)所述寫操作控制信號向所述RAM控制單元發(fā)送所述寫操作信息； 所述非易失性存儲器控制單元向所述RAM控制單元發(fā)送讀取存儲于所述RAM中的需要寫入非易失性存儲器的數(shù)據(jù)的讀命令的步驟包括: 所述非易失性存儲器寫控制子單元向所述緩存管理子單元發(fā)送讀取存儲于所述RAM中的需要寫入非易失性存儲器的數(shù)據(jù)的所述讀命令； 所述緩存管理子單元接收所述讀命令，并將所述讀命令發(fā)送給所述RAM控制單元。
9.根據(jù)權利要求8所述的控制方法，其特征在于， 所述RAM控制單元根據(jù)所述寫操作信息將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述RAM中的步驟包括:所述RAM控制單元的非易失性存儲器控制器命令處理子單元接收所述寫操作信息；所述RAM控制單元的地址管理子單元接收所述寫操作信息，并根據(jù)所述寫操作信息和系統(tǒng)在發(fā)出對非易失性存儲器的所述寫命令時，系統(tǒng)對用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM的地址配置命令，生成用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM的RAM地址信息； 所述RAM控制單元的選擇子單元選擇所述RAM地址信息和所述非易失性存儲器控制器命令處理子單元所接收的所述寫操作信息進行發(fā)送； 所述RAM控制單元的RAM寫控制子單元根據(jù)來自所述選擇子單元發(fā)送的所述RAM地址信息和所述寫操作信息將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述RAM中； 所述RAM控制單元根據(jù)所述讀命令讀取存儲于所述RAM中的需要寫入所述非易失性存儲器的數(shù)據(jù)，并將所讀取的所述數(shù)據(jù)發(fā)送給所述非易失性存儲器控制單元的步驟包括:所述非易失性存儲器控制器命令處理子單元接收所述讀命令； 所述選擇子單元選擇所述非易失性存儲器控制器命令處理子單元所接收的讀命令進行發(fā)送； 所述RAM控制單元的RAM讀控制子單元根據(jù)來自所述選擇子單元發(fā)送的所述讀命令讀取存儲于所述RAM中的需要寫入所述非易失性存儲器的數(shù)據(jù)，并將所讀取的所述數(shù)據(jù)發(fā)送給所述非易失性存儲器寫控制子單元； 所述非易失性存儲器控制單元將所述數(shù)據(jù)寫入所述非易失性存儲器的步驟包括: 所述非易失性存儲器寫控制子單元將所述數(shù)據(jù)寫入所述非易失性存儲器中； 所述非易失性存儲器控制單元向所述RAM控制單元和所述系統(tǒng)發(fā)送完成將所述數(shù)據(jù)寫入所述非易失性存儲器的通知信號的步驟包括: 所述緩存管理子單元在所述非易失性存儲器寫控制子單元將所述數(shù)據(jù)寫入所述非易失性存儲器后，向所述選擇子單元和系統(tǒng)發(fā)送完成將所述數(shù)據(jù)寫入所述非易失性存儲器的通知信號，以釋放用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM。
【專利摘要】本發(fā)明公開了一種存儲系統(tǒng)及其非易失性存儲器的控制方法，所述系統(tǒng)包括主控模塊、存儲器控制模塊、非易失性存儲器和所述系統(tǒng)的RAM，所述存儲器控制模塊與所述主控模塊連接，所述非易失性存儲器和所述系統(tǒng)的RAM均與所述存儲器控制模塊連接，在所述主控模塊發(fā)出對所述非易失性存儲器的寫命令時，所述存儲器控制模塊用于根據(jù)所述寫命令將需要寫入所述非易失性存儲器的數(shù)據(jù)存儲于所述系統(tǒng)的RAM中，并在完成所述非易失性存儲器的寫操作后，將用于存儲所述需要寫入非易失性存儲器的數(shù)據(jù)的RAM釋放。通過上述方式，本發(fā)明能夠提高系統(tǒng)性能的同時，減少存儲器資源的浪費，并能減少芯片面積。
【IPC分類】G06F12-08, G06F13-16, G06F3-06
【公開號】CN104750425
【申請?zhí)枴緾N201310746987
【發(fā)明人】劉娟
【申請人】國民技術股份有限公司
【公開日】2015年7月1日
【申請日】2013年12月30日