可編程序控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種可編程序控制器，特別涉及具有用于高速地處理分支命令的指令高速緩沖存儲器的可編程序控制器。
【背景技術(shù)】
[0002]在執(zhí)行順序程序的可編程序控制器中，調(diào)用(CALL)、跳轉(zhuǎn)(JUMP)等分支命令的執(zhí)行步驟如下。
[0003]<1>將外部存儲器的地址數(shù)據(jù)設(shè)置在處理器內(nèi)部的順序程序用程序計數(shù)器(PC)中。
[0004]<2>處理器向外部存儲器輸出地址數(shù)據(jù)。
[0005]<3>外部存儲器輸出程序代碼數(shù)據(jù)。
[0006]<4>處理器取入程序代碼數(shù)據(jù)并執(zhí)行。
[0007]在將順序程序存儲在可編程序控制器的外部的存儲器中的情況下，如圖5所示，從PC設(shè)置(設(shè)置程序計數(shù)器的時刻)到開始執(zhí)行程序為止，具有時滯。該時滯成為延長分支命令的處理時間的原因。為了避免該分支命令的處理時間延長的問題，例如如日本特開2001-22577號公報、日本特表2010-509680號公報所公開的那樣，通常設(shè)置存儲分支目的地的程序代碼的指令高速緩沖存儲器，在發(fā)生分支時從該高速緩沖存儲器中高速地讀取程序代碼，由此縮短發(fā)生分支時的處理時間(參照圖6、圖7)。
[0008]如以上說明那樣，在使用指令高速緩沖存儲器的結(jié)構(gòu)中，在分支目的地的數(shù)量比指令高速緩沖存儲器的條目數(shù)多的情況下，在處理器參照指令高速緩沖存儲器之前，始終被覆蓋，存在產(chǎn)生完全沒有高速緩沖存儲器命中的現(xiàn)象的問題，指令高速緩沖存儲器并非始終有效地起作用。

【發(fā)明內(nèi)容】

[0009]因此，本發(fā)明的目的在于，提供一種可編程序控制器，其在將順序程序存儲在處理器外部的存儲器中的可編程序控制器中，能夠縮短在順序程序中使用的分支命令的一部分或全部的處理時間。
[0010]本發(fā)明的可編程序控制器執(zhí)行順序程序，其具備:處理器，其從外部存儲器讀出命令代碼來執(zhí)行該命令代碼；指令高速緩沖存儲器，其存儲上述順序程序中包含的分支命令的分支目的地的程序代碼，高速緩存控制器，上述分支命令的命令代碼包含表示向上述指令高速緩沖存儲器的記錄的優(yōu)先度的數(shù)據(jù)，該高速緩存控制器按照該優(yōu)先度數(shù)據(jù)將分支目的地的程序代碼記錄到上述指令高速緩沖存儲器中。
[0011]本發(fā)明的可編程序控制器執(zhí)行順序程序，其具備:處理器，其從外部存儲器讀出命令代碼來執(zhí)行該命令代碼；指令高速緩沖存儲器，其存儲上述順序程序中包含的分支命令的分支目的地的程序代碼；計數(shù)器，其在執(zhí)行上述順序程序的過程中，對程序中包含的各個分支命令的執(zhí)行次數(shù)進行計數(shù)；高速緩沖存儲器行歸檔單元，其從執(zhí)行次數(shù)多的分支命令的分支目的地程序代碼開始按順序記錄到上述指令高速緩沖存儲器中。
[0012]也可以按照上述順序程序中包含的各個分支命令的執(zhí)行次數(shù)，向各分支命令代碼附加表示處理的優(yōu)先度的數(shù)據(jù)。
[0013]本發(fā)明的可編程序控制器執(zhí)行順序程序，具備:處理器，其從外部存儲器讀出命令代碼來執(zhí)行該命令代碼；指令高速緩沖存儲器，其存儲上述順序程序中包含的分支命令的分支目的地的程序代碼；鎖定部，如果上述指令高速緩沖存儲器的全部條目已被歸檔，則進行鎖定以便以后不進行上述指令高速緩沖存儲器的寫入。
[0014]本發(fā)明通過具備以上的結(jié)構(gòu)，能夠提供一種可編程序控制器，其在將順序程序存儲在處理器外部的存儲器中的可編程序控制器中，能夠縮短在順序程序中使用的分支命令的一部分或全部的處理時間。
【附圖說明】
[0015]通過參照附圖對以下的實施例進行說明，本發(fā)明的上述目的和特征變得明確。在這些附圖中:
[0016]圖1是說明本發(fā)明的可編程序控制器的結(jié)構(gòu)的圖。
[0017]圖2是表示指令高速緩沖存儲器的存儲內(nèi)容的圖。
[0018]圖3是表示分支命令的目標代碼的例子的圖。
[0019]圖4是表示在順序程序的分支命令中組入的高速緩沖存儲器記錄優(yōu)先度數(shù)據(jù)的圖。
[0020]圖5是表示從PC設(shè)置到開始執(zhí)行程序為止有時滯的圖。
[0021]圖6是表示使用指令高速緩沖存儲器縮短處理時間的圖。
[0022]圖7是表示在指令高速緩沖存儲器中存儲的分支目的地的程序代碼數(shù)據(jù)的圖。
【具體實施方式】
[0023]圖1是說明本發(fā)明的若干個實施方式的可編程序控制器的結(jié)構(gòu)的圖。圖2是表示指令高速緩沖存儲器的存儲內(nèi)容的圖。圖3是表示分支命令的目標代碼的例子的圖。圖4是表示在順序程序的分支命令中組入的高速緩沖存儲器記錄優(yōu)先度數(shù)據(jù)的圖。
[0024]在本發(fā)明的若干個實施方式中，在將順序程序存儲在附加的SDRAM等處理器外部的存儲器中的可編程序控制器中，具備用于高速地處理調(diào)用(CALL)、跳轉(zhuǎn)(JUMP)等分支命令的結(jié)構(gòu)。
[0025]如圖1所示，可編程序控制器I具備處理器10、主存儲器13、緩存器14、指令高速緩沖存儲器15以及高速緩存控制器16。處理器10具備程序計數(shù)器(PC) 11和指令解碼器
12ο
[0026]在可編程序控制器I的內(nèi)部具備用于存儲若干個分支目的地的代碼的指令高速緩沖存儲器(參照圖1?圖4)。此外，在圖2中，d表示臟比特(dirty bit)，v表示有效比特，L表示鎖定比特。另外，在圖3中，標志C(FLAG C)表示高速緩沖存儲器使用標志，標志L (FLAG L)表示高速緩沖存儲器鎖定標志。
[0027]在剛剛設(shè)置了 PC后，并不從主存儲器13取出代碼數(shù)據(jù)，而是從該指令高速緩沖存儲器15取出代碼數(shù)據(jù)來執(zhí)行順序程序，由此削除在從主存儲器13取出代碼數(shù)據(jù)時產(chǎn)生的時滯(參照圖6)。但是，在現(xiàn)有的高速緩沖存儲器中，在程序中的子例行程序等的分支目的地的數(shù)量比高速緩沖存儲器的條目數(shù)多的情況下，在處理器10參照高速緩沖存儲器之前始終被覆蓋，有時發(fā)生完全不會命中高速緩沖存儲器的現(xiàn)象。另一方面，在順序程序中，與普通的處理器所處理的程序同樣地，存在執(zhí)行頻度多的分支命令和非常少地執(zhí)行的分支命令。為了避免現(xiàn)有技術(shù)的問題點，最大限度地有效利用指令高速緩沖存儲器15，追加了以下這樣的規(guī)格?？删幊绦蚩刂破鱅的用戶針對高速緩沖存儲器的條目選擇以下(I)?(3)這些方法中的某個方法。例如，在程序中的分支目的地的數(shù)量比高速緩沖存儲器的條目數(shù)小的情況下，選擇⑶的方法。
[0028](I)在CALL、JUMP等分支命令的命令代碼上附加表示高速處理的優(yōu)先度、即表示向指令高速緩沖存儲器15記錄的優(yōu)先度的數(shù)據(jù)。例如，如以下那樣將優(yōu)先度分為3個階段，與該優(yōu)先度對應(yīng)地如以下那樣區(qū)分使用高速緩沖存儲器。
[0029]優(yōu)先度O:不使用高速緩沖存儲器。從主存儲器13讀出分支目的地命令代碼。
[0030]優(yōu)先度1:優(yōu)先度低。許可條目的覆蓋。在為如果進行了一次調(diào)