一種基于fpga的便攜式高速數(shù)據(jù)采集方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于計(jì)算機(jī)數(shù)據(jù)采集領(lǐng)域，尤其涉及一種基于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的便攜式、低功耗、USB接口的高速數(shù)據(jù)采集方法。
【背景技術(shù)】
[0002]現(xiàn)有的數(shù)據(jù)采集方法多采用PC1、PXI接口作為數(shù)據(jù)傳輸接口，PCI總線(xiàn)是一種局部總線(xiàn)，支持即插即用，中斷共享等功能，具有總線(xiàn)結(jié)構(gòu)簡(jiǎn)單、設(shè)計(jì)簡(jiǎn)單的特點(diǎn)，同時(shí)缺點(diǎn)也十分明顯，即并行總線(xiàn)無(wú)法連接多個(gè)設(shè)備，總線(xiàn)擴(kuò)展性差，線(xiàn)間干擾會(huì)導(dǎo)致系統(tǒng)無(wú)法正常工作；連接多個(gè)設(shè)備時(shí)，總線(xiàn)帶寬降低，數(shù)據(jù)傳輸速率變慢。同時(shí)，需要將數(shù)據(jù)采集設(shè)備插于主機(jī)機(jī)箱中，不利于移動(dòng)作業(yè)，且電磁屏蔽性能不好。
[0003]專(zhuān)利公開(kāi)號(hào)CN101408902A提供了一種基于FPGA和USB總線(xiàn)的高速數(shù)據(jù)采集與傳輸方法，其原理是模擬信號(hào)通過(guò)模數(shù)轉(zhuǎn)換模塊后得到數(shù)字信號(hào)，直接輸出給FPGA進(jìn)行信號(hào)處理。但此方法的模擬信號(hào)采集部分并沒(méi)有進(jìn)行信號(hào)的預(yù)處理，被采集的信號(hào)會(huì)受到各種噪聲干擾，影響數(shù)據(jù)采集與處理的準(zhǔn)確性。
[0004]論文《基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)》中使用FPGA與ARM結(jié)合的設(shè)計(jì)方法，這種方法的原理是，利用FPGA實(shí)現(xiàn)系統(tǒng)邏輯控制，利用ARM實(shí)現(xiàn)系統(tǒng)存儲(chǔ)配置。但該數(shù)據(jù)采集方法降低了系統(tǒng)的集成度，增加了數(shù)據(jù)采集系統(tǒng)的冗余度，使得系統(tǒng)不具備便攜性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明旨在解決已有數(shù)據(jù)采集方法存在的數(shù)據(jù)采集系統(tǒng)體積龐大，結(jié)構(gòu)復(fù)雜，數(shù)據(jù)傳輸速度慢、抗干擾能力差等缺陷，進(jìn)而提供一種可實(shí)現(xiàn)采樣率125MSPS的12位高速數(shù)據(jù)的采集與轉(zhuǎn)換，并通過(guò)USB接口高速傳輸?shù)幕贔PGA的便攜式高速數(shù)據(jù)采集方法。
[0006]為此，本發(fā)明所采取的解決方案是:
[0007]一種基于FPGA的便攜式高速數(shù)據(jù)采集方法，其特征在于，將FPGA與USB接口結(jié)合，在FPGA芯片上增設(shè)電源控制模塊、時(shí)序控制模塊、數(shù)據(jù)緩存管理模塊、數(shù)據(jù)傳輸控制模塊，各模塊協(xié)同工作將數(shù)據(jù)高速采集并通過(guò)USB接口傳輸至上位機(jī)，在上位機(jī)通過(guò)LABVIEW虛擬儀器軟件顯示采集的數(shù)據(jù)圖像；其具體方法為:
[0008]1、采用將待測(cè)的輸入信號(hào)通過(guò)放大、濾波操作轉(zhuǎn)換成采集設(shè)備能夠識(shí)別的標(biāo)準(zhǔn)信號(hào)的信號(hào)調(diào)理方法，利用濾波器、轉(zhuǎn)換器、放大器電路來(lái)改變輸入的信號(hào)類(lèi)型并輸出之。從而解決已有專(zhuān)利沒(méi)有對(duì)采集信號(hào)進(jìn)行預(yù)處理導(dǎo)致信號(hào)受到外界噪聲干擾的缺點(diǎn)。
[0009]2、采用A/D轉(zhuǎn)換即模數(shù)轉(zhuǎn)換電路，通過(guò)抽樣、量化和編碼對(duì)采集的模擬信號(hào)進(jìn)行高速模數(shù)轉(zhuǎn)換，檢測(cè)信號(hào)通過(guò)信號(hào)調(diào)理電路后，經(jīng)過(guò)模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換，模數(shù)轉(zhuǎn)換部分是數(shù)據(jù)采集系統(tǒng)的核心部分，直接影響系統(tǒng)的采樣速度和采樣精度。在FPGA控制邏輯控制下，把采樣值存于FPGA內(nèi)部FIFO中。
[0010]3、通過(guò)電源控制電路為系統(tǒng)提供所需的穩(wěn)定電壓，以保證各個(gè)功能模塊正常工作，其中信號(hào)調(diào)理電路需要+5V，-5V電壓，A/D轉(zhuǎn)換電路、USB接口電路分別需要3.3V電壓，F(xiàn)PGA芯片需要3.3V，2.5V，1.2V電壓；電源控制電路保證各個(gè)功能模塊正常工作。
[0011]4、時(shí)鐘電路實(shí)現(xiàn)對(duì)高速、大動(dòng)態(tài)范圍模數(shù)轉(zhuǎn)換器ADC提供精密的時(shí)鐘，采用差分時(shí)鐘輸入獲得采樣性能，將從FPGA分配出來(lái)單端的時(shí)鐘轉(zhuǎn)化為差分形式，在差分電纜中以高速率使信號(hào)傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)低噪聲和低功耗，在線(xiàn)路傳輸中抑制噪聲。
[0012]5、使用Verilog HDL行為描述語(yǔ)言，也是結(jié)構(gòu)描述語(yǔ)言，編寫(xiě)代碼后將功能行為模塊通過(guò)工具轉(zhuǎn)化為門(mén)級(jí)互聯(lián)結(jié)構(gòu)模塊，通過(guò)模數(shù)轉(zhuǎn)換控制模塊、時(shí)鐘分頻模塊、FIFO模塊、USB控制模塊的控制邏輯配合完成數(shù)據(jù)的采集與傳輸，F(xiàn)PGA作為系統(tǒng)控制核心器件，集成各功能模塊，極大降低了系統(tǒng)的冗余程度，便于對(duì)各功能模塊統(tǒng)一管理。
[0013]所述模數(shù)轉(zhuǎn)換控制模塊對(duì)模數(shù)轉(zhuǎn)換器提供相關(guān)控制信號(hào)，完成對(duì)外部模數(shù)轉(zhuǎn)換電路的控制。
[0014]通過(guò)時(shí)鐘分頻模塊對(duì)時(shí)鐘信號(hào)按照要求進(jìn)行分頻工作，并將分頻后的時(shí)鐘信號(hào)送入其他模塊，為各個(gè)模塊提供準(zhǔn)確的時(shí)鐘信號(hào)，使得各功能模塊在準(zhǔn)確的時(shí)序下正常工作，達(dá)到簡(jiǎn)化邏輯設(shè)計(jì)和系統(tǒng)設(shè)計(jì)，有效地提高設(shè)計(jì)的可靠性的有益效果。
[0015]所述FIFO模塊為先進(jìn)先出的數(shù)據(jù)緩存器，模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速率為12位125MSPS,每秒的數(shù)據(jù)量為125MX 12bit=1500Mbps,在兩個(gè)不同的時(shí)鐘域間使用FIFO作為數(shù)據(jù)緩沖，控制數(shù)據(jù)先進(jìn)先出，協(xié)調(diào)速率匹配。
[0016]所述USB控制模塊:USB接口 USB芯片內(nèi)部資源以及固件程序控制，USB芯片所接受的數(shù)據(jù)以及固件程序的讀、寫(xiě)事件的發(fā)生都是通過(guò)芯片的相應(yīng)引腳的信號(hào)作為依據(jù)，專(zhuān)門(mén)編寫(xiě)USB控制模塊以向芯片輸送正確的事件發(fā)生信號(hào)以及相應(yīng)數(shù)據(jù)；USB接口作為串口標(biāo)準(zhǔn)，支持設(shè)備即插即用，最多可連接127個(gè)外設(shè)，USB2.0傳輸速率為480Mbps，滿(mǎn)足高速數(shù)據(jù)傳輸?shù)男枨?，同時(shí)提高數(shù)據(jù)采集系統(tǒng)的便攜性能。
[0017]本發(fā)明的有益效果為:
[0018]1、由于將多功能模塊集成到同一塊FPGA上，集成度提高，大大縮小的板卡的尺寸，方便攜帶，并便于在狹小的空間作業(yè)。
[0019]2、本發(fā)明在FPGA上進(jìn)行功能模塊的編寫(xiě)配置等工作，可以隨時(shí)根據(jù)具體需要在FPGA上添加相應(yīng)的功能模塊，繼而擴(kuò)展數(shù)據(jù)采集系統(tǒng)的功能。
[0020]3、通過(guò)硬件描述語(yǔ)言Verilog HDL在FPGA上設(shè)計(jì)功能模塊，避免在控制器件FPGA外部設(shè)計(jì)單獨(dú)的功能模塊，增加數(shù)據(jù)采集系統(tǒng)的成本以及體積，減小了系統(tǒng)冗余程度，降低系統(tǒng)內(nèi)部干擾。
[0021]4、本發(fā)明使用USB接口作為高速數(shù)據(jù)傳輸?shù)耐ǖ?，?shí)現(xiàn)即插即用的功能，并通過(guò)USB接口對(duì)系統(tǒng)供電，降低了系統(tǒng)的功耗。
[0022]5、本發(fā)明通過(guò)FPGA的數(shù)字時(shí)鐘管理器(DCM)進(jìn)行倍頻，為先進(jìn)先出存儲(chǔ)FIFO的讀寫(xiě)等功能模塊需要較高的內(nèi)部時(shí)鐘頻率，因此不需要設(shè)計(jì)額外的時(shí)鐘電路，簡(jiǎn)化了邏輯設(shè)計(jì)和系統(tǒng)設(shè)計(jì)，有效地提高設(shè)計(jì)的可靠性。
【附圖說(shuō)明】
[0023]圖1是高速數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)框圖；
[0024]圖2是A/D轉(zhuǎn)換控制狀態(tài)轉(zhuǎn)換圖；
[0025]圖3是USB設(shè)備與控制器連接示意圖。
【具體實(shí)施方式】
[0026]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
[0027]如圖1所示，本發(fā)明模塊化設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)包括模擬量輸入、預(yù)處理電路、A/D (模數(shù))轉(zhuǎn)換電路、時(shí)鐘源、FPGA、USB控制器、USB接口及上位機(jī)八個(gè)部分。其中信號(hào)調(diào)理預(yù)處理電路、A/D轉(zhuǎn)換電路是數(shù)據(jù)采集部分；數(shù)據(jù)存儲(chǔ)和控制模塊集成在FPGA上，同時(shí)系統(tǒng)還包括數(shù)據(jù)傳輸接口(USB)和位于計(jì)算機(jī)上的驅(qū)動(dòng)程序和應(yīng)用程序。USB接口作為串口標(biāo)準(zhǔn)，支持設(shè)備即插即用，最多可連接127個(gè)外設(shè)，USB2.0傳輸速率為480Mbps。
[0028]采集系統(tǒng)的具體工作過(guò)程是:在數(shù)據(jù)采集部分中，采集的模擬信號(hào)經(jīng)過(guò)放大濾波，再被AD轉(zhuǎn)換電路轉(zhuǎn)換為數(shù)字信號(hào)，在FPGA控制邏輯控制下，把采樣值存于FPGA內(nèi)部FIFO中，F(xiàn)PGA內(nèi)部FIFO的數(shù)據(jù)由FPGA的USB接口控制數(shù)據(jù)傳輸，通過(guò)USB控制器傳輸至PC機(jī)，PC機(jī)完成數(shù)據(jù)存儲(chǔ)以及信號(hào)后處理。FPGA通過(guò)數(shù)字時(shí)鐘管理器(DCM)為系統(tǒng)提供時(shí)序控制，完成對(duì)ADC (模數(shù)轉(zhuǎn)換器)的控制和對(duì)USB的控制。
[0029]電源控制電路為系統(tǒng)提供所需的穩(wěn)定電壓，以保證各個(gè)功能模塊正常工作，其中信號(hào)調(diào)理電路需要+5V，-5V電壓，A/D轉(zhuǎn)換電路、USB接口電路分別需要3.3V電壓，F(xiàn)PGA芯片需要3.3V，2.5V, 1.2V電壓。
[0030]信號(hào)調(diào)理電路實(shí)現(xiàn)對(duì)模擬信號(hào)的放大濾波，采用RF變壓器與運(yùn)算放大器結(jié)合的電路來(lái)實(shí)現(xiàn)對(duì)采集信號(hào)的預(yù)處理，實(shí)現(xiàn)將輸入信號(hào)幅度進(jìn)行比例放大或縮小、抑制噪聲、濾波以及隔離等一系列功能。將單端信號(hào)接入到RF變壓器ADTl-1WT的初級(jí)線(xiàn)圈，變壓器次級(jí)的中心抽頭接到A/D模數(shù)轉(zhuǎn)換器的CM引腳上，目的是在變壓器的次級(jí)得到了兩個(gè)幅度相等但相位相反的差分信號(hào)，這兩個(gè)信號(hào)分別接到INP和I匪上。C33與R20、R27共同實(shí)現(xiàn)一個(gè)低通RC濾波器，用來(lái)限制ADC (模數(shù)轉(zhuǎn)換器)的輸入噪聲，同時(shí)在ADC (模數(shù)轉(zhuǎn)換器)開(kāi)關(guān)動(dòng)作時(shí)隔離了信號(hào)源，起到退藕作用，能夠有效的解決電源噪聲問(wèn)題。在變壓器的初級(jí)線(xiàn)圈一端分別接入0.1uF和100pF的鉭電容，并聯(lián)用作藕合電路，對(duì)高頻和低頻信號(hào)均呈現(xiàn)通路，可同時(shí)濾去高頻和低頻成份，起寬帶濾波作用。
[0031]A/D模數(shù)轉(zhuǎn)換電路中，模擬輸入引腳INP、I匪接到前面信號(hào)調(diào)理電路的變壓器次級(jí)線(xiàn)圈一端，調(diào)理電路由一個(gè)差分跟蹤，保持放大器和開(kāi)關(guān)電容組成。使用這種差分輸入技術(shù)時(shí)確保了高采樣率條件下的高性能，同時(shí)