用于控制鏈路接口的未使用硬件的功率消耗的方法、裝置和系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本公開涉及計(jì)算系統(tǒng)，并且尤其（但是不排他地）涉及在這樣的系統(tǒng)中的鏈路接 口的功率管理。
【附圖說明】
[0002] 圖1是包括多核處理器的計(jì)算系統(tǒng)的方框圖的實(shí)施例。
[0003] 圖2是由互連組件的集合的點(diǎn)對(duì)點(diǎn)鏈路構(gòu)成的結(jié)構(gòu)的實(shí)施例。
[0004] 圖3是分層協(xié)議棧的實(shí)施例。
[0005] 圖4是PCIe事務(wù)描述符的實(shí)施例。
[0006] 圖5是PCIe串行點(diǎn)對(duì)點(diǎn)結(jié)構(gòu)的實(shí)施例。
[0007] 圖6是根據(jù)實(shí)施例的SoC設(shè)計(jì)的方框圖。
[0008] 圖7是根據(jù)本發(fā)明實(shí)施例的系統(tǒng)的方框圖。
[0009] 圖8是根據(jù)本發(fā)明實(shí)施例的配置方法的流程圖。
[0010] 圖9A是根據(jù)實(shí)施例的配置存儲(chǔ)裝置的方框圖。
[0011] 圖9B是根據(jù)實(shí)施例的電壓控制電路的一部分的方框圖。
[0012] 圖10是根據(jù)實(shí)施例的系統(tǒng)的一部分的方框圖。
【具體實(shí)施方式】
[0013] 在下面的描述中闡釋了各種具體細(xì)節(jié)，例如處理器和系統(tǒng)配置的具體類型、具體 硬件結(jié)構(gòu)、具體架構(gòu)和微架構(gòu)細(xì)節(jié)、具體寄存器配置、具體指令類型、具體系統(tǒng)組件、具體測(cè) 量/高度、具體處理器管線級(jí)和操作等等的示例，以便提供對(duì)本發(fā)明的全面理解。然而，對(duì) 于本領(lǐng)域技術(shù)人員顯而易見的是，不需要采用這些具體細(xì)節(jié)來實(shí)踐本發(fā)明。在其它實(shí)例中， 為了避免不必要地混淆本發(fā)明，沒有詳細(xì)描述公知的組件和方法，例如具體和可選處理器 架構(gòu)、用于所描述的算法的具體邏輯電路/代碼、具體固件代碼、具體互連操作、具體邏輯 配置、具體制造技術(shù)和材料、具體編譯器實(shí)現(xiàn)、算法在代碼中的具體表示、具體掉電和選通 技術(shù)/邏輯以及計(jì)算機(jī)系統(tǒng)的其它具體操作細(xì)節(jié)。
[0014] 盡管參照在具體集成電路中的能量節(jié)約和能量效率描述了下面的實(shí)施例，例如在 計(jì)算平臺(tái)或者微處理器中，但是其它實(shí)施例可應(yīng)用于其它類型的集成電路和邏輯設(shè)備。本 文描述的實(shí)施例的類似技術(shù)和教導(dǎo)可以應(yīng)用于也可以得益于更好的能量效率和能量節(jié)約 的其它類型的電路或者半導(dǎo)體設(shè)備。例如，所公開的實(shí)施例不局限于桌面計(jì)算機(jī)系統(tǒng)或者 Ultrabooks?。并且也可以用在其它設(shè)備中，例如手持設(shè)備、平板電腦、其它薄型筆記本、片 上系統(tǒng)（SoC)設(shè)備以及嵌入式應(yīng)用。手持設(shè)備的一些示例包括蜂窩電話、互聯(lián)網(wǎng)協(xié)議設(shè)備、 數(shù)碼相機(jī)、個(gè)人數(shù)字助理（PDA)和手持PC。嵌入式應(yīng)用典型地包括微控制器、數(shù)字信號(hào)處理 器（DSP)、片上系統(tǒng)、網(wǎng)絡(luò)計(jì)算機(jī)（NetPC)、機(jī)頂盒、網(wǎng)絡(luò)集線器、廣域網(wǎng)（WAN)交換機(jī)或者能 夠執(zhí)行下面教導(dǎo)的功能和操作的任意其它系統(tǒng)。而且，本文描述的裝置、方法和系統(tǒng)不局限 于物理計(jì)算設(shè)備，而是也可以涉及對(duì)于能夠節(jié)約和效率的軟件優(yōu)化。在下面的描述中將變 得顯而易見的是，本文描述的方法、裝置和系統(tǒng)的實(shí)施例（無論是參照硬件、固件、軟件或 者其組合）對(duì)于以性能考慮均衡的"綠色技術(shù)"未來是至關(guān)重要的。
[0015] 隨著計(jì)算系統(tǒng)的發(fā)展，其中的組件變得更加復(fù)雜。結(jié)果，用于在組件之間進(jìn)行耦合 和通信的互連架構(gòu)也在復(fù)雜性方面增加，以便確保滿足針對(duì)最佳組件操作的帶寬需求。而 且，不同的市場(chǎng)分割要求互連架構(gòu)的不同方面以便適合市場(chǎng)的需要。例如，服務(wù)器要求較高 的性能，而移動(dòng)生態(tài)系統(tǒng)有時(shí)能夠犧牲整體性能用于功率節(jié)省。然而，大多數(shù)結(jié)構(gòu)的單一目 的在于提供具有最大功率節(jié)省的最高可能性能。下面討論了多個(gè)互連，這些互連將潛在地 得益于本文描述的本發(fā)明的方面。
[0016] 參照?qǐng)D1，闡釋了包括多核處理器的計(jì)算系統(tǒng)的方框圖的實(shí)施例。處理器100包括 用于執(zhí)行代碼的任意處理器或者處理設(shè)備，例如微處理器、嵌入式處理器、數(shù)字信號(hào)處理器 (DSP)、網(wǎng)絡(luò)處理器、手持處理器、應(yīng)用處理器、協(xié)處理器、片上系統(tǒng)（SOC)或者其它設(shè)備。在 一個(gè)實(shí)施例中，處理器100包括至少兩個(gè)核心，核心101和102,這兩個(gè)核心可以包括非對(duì)稱 核心或者對(duì)稱核心（所說明的實(shí)施例）。然而，處理器100可以包括可以是對(duì)稱或者非對(duì)稱 的任意數(shù)量的處理元件。
[0017] 在一個(gè)實(shí)施例中，處理元件指代用于支持軟件線程的硬件或者邏輯。硬件處理元 件的示例包括：線程單元、線程插槽、線程、處理單元、上下文、上下文單元、邏輯處理器、硬 件線程、核心和/或能夠保持處理器的狀態(tài)的任何其它元件，該狀態(tài)例如是執(zhí)行狀態(tài)或者 架構(gòu)狀態(tài)。換句話說，在一個(gè)實(shí)施例中，處理元件指代能夠與代碼獨(dú)立相關(guān)聯(lián)的任意硬件， 該代碼例如是軟件線程、操作系統(tǒng)、應(yīng)用或者其它代碼。物理處理器（或者處理器插口）典 型地指代集成電路，該集成電路潛在地包括任意數(shù)量的其它處理元件，例如核心或者硬件 線程。
[0018] 核心經(jīng)常指代能夠維持獨(dú)立架構(gòu)狀態(tài)的位于集成電路上的邏輯，其中，每一個(gè)獨(dú) 立維持的架構(gòu)狀態(tài)與至少一些專用執(zhí)行資源相關(guān)聯(lián)，與核心相比較，硬件線程典型地指代 能夠維持獨(dú)立架構(gòu)狀態(tài)的位于集成電路上的任意邏輯，其中該獨(dú)立維持的架構(gòu)狀態(tài)共享到 執(zhí)行資源的接入?？梢钥闯觯?dāng)某些資源被共享并且其它資源專用于架構(gòu)狀態(tài)時(shí)，硬件線程 和核心的名稱之間的界線重疊。然而經(jīng)常，核心和硬件線程由操作系統(tǒng)看作是單獨(dú)的邏輯 處理器，其中操作系統(tǒng)能夠在每一個(gè)邏輯處理器上單獨(dú)地調(diào)度操作。
[0019] 如在圖1中說明的，物理處理器100包括兩個(gè)核心，核心101和102。這里，核心 101和102被認(rèn)為是對(duì)稱核心，即具有相同的配置、功能單元和/或邏輯的核心。在另一實(shí) 施例中，核心101包括無序處理器核心，而核心102包括有序處理器核心。然而，核心101和 102可以從任意類型的核心中進(jìn)行單獨(dú)選擇，該任意類型的核心例如是本地核心、軟件管理 核心、適于執(zhí)行本地指令集架構(gòu)（ISA)的核心、適于執(zhí)行轉(zhuǎn)換的指令集架構(gòu)（ISA)的核心、 共同設(shè)計(jì)的核心或者其它已知核心。在異構(gòu)核心環(huán)境（即，非對(duì)稱核心）中，可以利用諸如 二進(jìn)制轉(zhuǎn)換的一些形式的轉(zhuǎn)換來調(diào)度或者執(zhí)行位于一個(gè)或者兩個(gè)核心上的代碼。然而為了 進(jìn)一步討論，下面進(jìn)一步詳細(xì)描述在核心101中說明的功能單元，因?yàn)樵谒U釋的實(shí)施例 中，核心102中的單元按照類似的方式進(jìn)行操作。
[0020] 如所闡釋的，核心101包括也可以被稱為硬件線程插槽101a和101b的兩個(gè)硬件 線程101a和101b。因此，在一個(gè)實(shí)施例中，諸如操作系統(tǒng)的軟件實(shí)體潛在地將處理器100看 作是四個(gè)分離的處理器，即，能夠同時(shí)執(zhí)行四個(gè)軟件線程的四個(gè)邏輯處理器或者處理元件。 如上面提及的，第一線程與架構(gòu)狀態(tài)寄存器101a相關(guān)聯(lián)，第二線程與架構(gòu)狀態(tài)寄存器101b 相關(guān)聯(lián)，第三線程可以與建構(gòu)狀態(tài)寄存器l〇2a相關(guān)聯(lián)，并且第四線程可以與架構(gòu)狀態(tài)寄存 器102b相關(guān)聯(lián)。這里，可以將架構(gòu)狀態(tài)寄存器（101a，101b，102a，102b)中的每一個(gè)稱為如 上所述的處理元件、線程插槽或者線程單元。如所說明的，架構(gòu)狀態(tài)寄存器l〇la被復(fù)制到 架構(gòu)狀態(tài)寄存器l〇lb，因此能夠存儲(chǔ)單獨(dú)的架構(gòu)狀態(tài)/上下文用于邏輯處理器101a和邏輯 處理器101b。在核心101中，諸如位于分配器和重命名器塊130中的指令指針和重命名邏 輯的其它較小資源也可以被復(fù)制用于線程l〇la和101b。諸如重排序/引退單元135中的 重排序緩沖器、ILTB120,裝載/存儲(chǔ)緩沖器和隊(duì)列的一些資源可以經(jīng)過分區(qū)而被共享。諸 如通用內(nèi)部寄存器、頁表基本寄存器、低級(jí)數(shù)據(jù)高速緩存和數(shù)據(jù)TLB115、執(zhí)行單元140以 及無序單元135的部分被潛在地充分共享。
[0021] 處理器100經(jīng)常包括可以被充分共享、經(jīng)過分區(qū)共享、或者由處理元件專用/對(duì)于 處理元件專用的其它資源。在圖1中，說明了具有處理器的說明性邏輯單元/資源的純示 例性處理器的實(shí)施例。注意到，處理器可以包括或者省去這些功能單元中的任意一個(gè)，并且 可以包括沒有闡釋的任意其它已知的功能單元、邏輯或者固件。如所說明的，核心101包括 簡(jiǎn)化的代表性無序（〇〇〇)處理器核心。但是在不同的實(shí)施例中可以利用有序處理器。000 核心包括用于預(yù)測(cè)要被執(zhí)行/采取的分支的分支目標(biāo)緩沖器120以及用于存儲(chǔ)針對(duì)指令的 地址轉(zhuǎn)換條目的指令轉(zhuǎn)換緩沖器（I-TLB) 120。
[0022] 核心101進(jìn)一步包括耦合到獲取單元120以便對(duì)所獲取的元素進(jìn)行解碼的解碼模 塊125。在一個(gè)實(shí)施例中，獲取邏輯包括分別與線程插槽101a、101b相關(guān)聯(lián)的單獨(dú)序列器。 通常，核心101與第一ISA相關(guān)聯(lián)，其定義/指定能夠在處理器100上執(zhí)行的指令。經(jīng)常，作 為第一ISA-部分的機(jī)器代碼指令包括一部分指令（被稱為操作碼），其引用/指定要被執(zhí) 行的指令或者操作。解碼邏輯125包括根據(jù)這些指令的操作碼識(shí)別這些指令并且在管線中 傳送所解碼的指令用于由第一ISA定義的處理的電路。例如，如下面更加詳細(xì)討論的，在一 個(gè)實(shí)施例中，解碼器125包括被設(shè)計(jì)為或者適于識(shí)別諸如事務(wù)指令的具體指令的邏輯。作 為解碼器125的識(shí)別的結(jié)果，架構(gòu)或者核心101采取具體的、預(yù)定義的動(dòng)作以執(zhí)行與合適的 指令相關(guān)聯(lián)的任務(wù)。重要的是要注意到，本文描述的任意的任務(wù)、塊、操作和方法可以響應(yīng) 于單個(gè)指令或者多個(gè)指令而被執(zhí)行；其中的一些可以是新指令或者舊指令。注意到，在一個(gè) 實(shí)施例中，解碼器126識(shí)別相同的ISA(或者其子集）?？蛇x地，在異構(gòu)核心環(huán)境中，解碼器 126識(shí)別第二ISA(或者第一ISA的子集或者不同的ISA)。
[0023] 在一個(gè)示例中，分配器和重命名器塊130包括用于保留資源的分配器，例如用于 存儲(chǔ)指令處理結(jié)果的寄存器文件。然而，線程l〇la和101b潛在地能夠無序執(zhí)行，其中分配 器和重命名器塊130也保留其它資源，例如用于跟蹤指令結(jié)果的重排序緩沖器。單元130 也可以包括寄存器重命名器以便將程序/指令引用寄存器重命名到位于處理器100內(nèi)部的 其它寄存器。重排序/引退單元135包括諸如上面提及的重排序緩沖器的組件、裝載緩沖 器和存儲(chǔ)緩沖器，以便支持無序執(zhí)行以及被無序執(zhí)行的指令的稍后的有序引退。
[0024] 在一個(gè)實(shí)施例中，調(diào)度器和執(zhí)行單元塊140包括調(diào)度器單元以便在執(zhí)行單元上調(diào) 度指令/操作。例如，浮點(diǎn)指令在具有可用浮點(diǎn)執(zhí)行單元的執(zhí)行單元的端口上被調(diào)度。也 包括與執(zhí)行單元相關(guān)聯(lián)的寄存器文件以便存儲(chǔ)信息指令處理結(jié)果。示例性執(zhí)行單元包括浮 點(diǎn)執(zhí)行單元、整數(shù)執(zhí)行單元、跳轉(zhuǎn)執(zhí)行單元、裝載執(zhí)行單元、存儲(chǔ)執(zhí)行單元以及其它已知的 執(zhí)行單元。
[0025] 較低級(jí)數(shù)據(jù)高速緩存和數(shù)據(jù)轉(zhuǎn)換緩沖器（D-TLB) 150耦合到執(zhí)行單元140。數(shù)據(jù)高 速緩存用于將最近使用/操作的存儲(chǔ)在元素上，例如被潛在地保持在存儲(chǔ)器一致性狀態(tài)中 的數(shù)據(jù)操作數(shù)。D-TLB用于將最近的虛擬/線性的存儲(chǔ)到物理地址轉(zhuǎn)換。作為具體示例，處 理器可以包括頁表結(jié)構(gòu)以將物理存儲(chǔ)器分成多個(gè)虛擬頁。
[0026] 這里，核心101和102共享到較高級(jí)或者進(jìn)一步外部的高速緩存的存取，例如與片 上接口 110相關(guān)聯(lián)的第二級(jí)高速緩存。注意到，較高級(jí)或者進(jìn)一步外部指代增加的或者變 得更加遠(yuǎn)離執(zhí)行單元的高速緩存級(jí)。在一個(gè)實(shí)施例中，較高級(jí)高速緩存是最后級(jí)數(shù)據(jù)高速 緩存，處理器100上的存儲(chǔ)器分級(jí)中的最后高速緩存，例如第二或者第三級(jí)數(shù)據(jù)高速緩存。 然而，較高級(jí)高速緩存并不局限于此，因?yàn)槠淇梢耘c指令高速緩存相關(guān)聯(lián)或者包括指令高 速緩存。軌跡高速緩存，指令高速緩存的類型，可以替代地耦合在解碼器125之后以便存儲(chǔ) 最近解碼的軌跡。這里，指令潛在地指代宏指令（即，由解碼器識(shí)別的通用指令），其可以解 碼為多個(gè)微指令（微操作）。
[0027] 在所闡釋的配置中，處理器100也包括片上接口模塊110。在歷史上，下面更詳細(xì) 描述的存儲(chǔ)器控制器已經(jīng)被包括在位于處理器100外部的計(jì)算系統(tǒng)中。在這一情景中，片 上接口 11用于與位于處理器100外部的設(shè)備進(jìn)行通信，該設(shè)備例如是系統(tǒng)存儲(chǔ)