一種基于波形疊加的硬件木馬檢測方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要涉及到芯片安全檢測領(lǐng)域，特指一種基于波形疊加的用于硬件木馬的檢測方法。
【背景技術(shù)】
[0002]硬件木馬(hardware trojan)，是指對芯片底層硬件進行惡意篡改的無良電路。硬件木馬電路通常規(guī)模較小，具有隱蔽性強、破壞力大、設(shè)計實施要求高、防護檢測難度大等特點。硬件木馬的植入方式靈活多變，可以在芯片的設(shè)計階段植入，也可以在芯片的生產(chǎn)制造階段植入，可以通過不可信的設(shè)計人員植入，可以由不可信的第三方提供的IP核或者EDA工具來植入，還可以由不可信的生產(chǎn)廠商來植入。而硬件木馬一旦被觸發(fā)，將會造成數(shù)據(jù)泄露、功能擾亂等安全威脅，甚至會造成系統(tǒng)崩潰，最終對使用者帶來安全威脅。
[0003]近年來，隨著硬件木馬關(guān)注度的提高，硬件木馬檢測技術(shù)也得到了快速發(fā)展，主要包含反向解剖、功能測試、旁路分析以及專門性設(shè)計等檢查手段。然而，這些方法通常有實施代價高、工作量大(例如反向解剖分析等)，使得硬件木馬檢測成本相對較高，并且檢測效率低。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題就在于:針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種原理簡單、操作簡便、檢測效率高、檢測成本低的基于波形疊加的硬件木馬檢測方法。
[0005]為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案:
一種基于波形疊加的硬件木馬檢測方法，其步驟為:
51:獲取干凈芯片作為參考；
52:從另一批次中抽取若干個芯片作為待測芯片；
53:獲取干凈芯片和待測芯片的功耗數(shù)據(jù)；
54:用待測芯片的功耗數(shù)據(jù)分別與干凈芯片的功耗數(shù)據(jù)作差；
55:將經(jīng)過步驟S4作差后得到的功耗數(shù)據(jù)的波形進行疊加處理；
56:根據(jù)步驟S5得到的處理結(jié)果進行判斷；
如果疊加后，某個周期的功耗特征得到了有效顯化，超過設(shè)定的閾值，則說明待測芯片中存在硬件木馬電路；
如果疊加后，功耗特征顯化不明顯，則增大疊加組數(shù)，再次進行判斷；如果在增大疊加組數(shù)后，某個周期的功耗特征得到了顯化，超過設(shè)定的閾值，則說明待測芯片中存在硬件木馬電路；反之，則證明待測芯片是正常的。
[0006]作為本發(fā)明的進一步改進:所述步驟SI中，通過反向解剖的方法獲取干凈的、不含硬件木馬電路的干凈芯片作為參考。
[0007]作為本發(fā)明的進一步改進:所述步驟SI的具體步驟為:
S1.1:采取暴力手段對芯片進行解剖、染色，使芯片的硅片完全暴露出來； S1.2:利用去層、染色技術(shù)還原芯片各層的物理圖像，采用電子顯微鏡或者光學顯微鏡對還原后的物理圖像逐層拍照，得到芯片的圖像；
S1.3:通過對拍照得到的芯片圖像進行拼接得到芯片各層的完整圖像；
S1.4:采用逆向分析工具對各層圖像進行整合得到完整的芯片版圖圖像；
S1.5:依據(jù)坐標對整合得到的芯片圖像與原始⑶SII版圖進行校正；
S1.6:比對校正后的芯片圖像與原始版圖數(shù)據(jù)的一致性；如果完全一致，則可說明芯片是正常的；如果不一致，則要分析不一致是由于外因引起的，還是由電路里存在的可疑結(jié)構(gòu)引起的。
[0008]作為本發(fā)明的進一步改進:所述步驟S2是在另一批次的芯片中隨機抽取η個芯片作為待測芯片，η為大于或等于I的自然數(shù)。
[0009]作為本發(fā)明的進一步改進:所述步驟S6中疊加組數(shù)也設(shè)定為一個閾值。
[0010]作為本發(fā)明的進一步改進:所述疊加組數(shù)的閾值為不大于20組。
[0011]作為本發(fā)明的進一步改進:所述步驟S6中功耗特征得到顯化的閾值為:顯化到1mA以上達到可識別的量級。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于:
本發(fā)明的基于波形疊加的硬件木馬檢測方法，原理簡單、操作簡便、易推廣和使用，其首先采用反向解剖的方法獲取Golden芯片作為參考，然后分別獲取Golden芯片和待測芯片的功耗數(shù)據(jù)，最后通過功耗數(shù)據(jù)作差和波形疊加來進行硬件木馬分析，從而大大提高了硬件木馬的識別效率，并降低了檢測成本。
【附圖說明】
[0013]圖1是本發(fā)明方法的流程示意圖。
[0014]圖2是本發(fā)明在具體應(yīng)用實例中所采集到的Golden芯片與待測芯片的功耗波形示意圖。
[0015]圖3是本發(fā)明在具體應(yīng)用實例中待測芯片與Golden芯片的功耗數(shù)據(jù)作差后得到的功耗波形示意圖。
[0016]圖4是本發(fā)明在具體應(yīng)用實例中通過作差得到的功耗數(shù)據(jù)進行疊加處理之后得到的功耗波形示意圖。
【具體實施方式】
[0017]以下將結(jié)合說明書附圖和具體實施例對本發(fā)明做進一步詳細說明。
[0018]如圖1所示，本發(fā)明的基于波形疊加的硬件木馬檢測方法，其步驟為:
51:獲取干凈芯片作為參考；
即，可以通過反向解剖的方法獲取干凈的、不含硬件木馬電路的干凈芯片(Golden芯片)作為參考；
52:從另一批次中抽取若干個芯片作為待測芯片；
由于同一批次的芯片安全情況相同，即全部含有硬件木馬電路或者全部為正常芯片，而不同批次的芯片之間存在工藝偏差，為避免工藝偏差影響最終芯片安全與否的判斷，在另一批次的芯片中隨機抽取η個芯片作為待測芯片； S3:獲取干凈芯片(Golden芯片)和待測芯片的功耗數(shù)據(jù)；8卩，可以模擬并收集Golden芯片和待測芯片的功耗信息。
[0019]S4:用待測芯片的功耗數(shù)據(jù)分別與干凈芯片(Golden芯片)的功耗數(shù)據(jù)作差； 剔除異常值后，將采集到的待測芯片的功耗數(shù)據(jù)分別與采集到的Golden芯片的功耗數(shù)據(jù)作差。由于不同批次的芯片間存在工藝噪聲，在芯片功耗數(shù)據(jù)獲取的過程中也存在噪聲的干擾，作差之后消除了算法級噪聲的干擾，即去掉了全芯片中其他邏輯門的干擾；
S5:將經(jīng)過步驟S4作差后得到的功耗數(shù)據(jù)的波形進行疊加處理；
即:將作差之后的功耗數(shù)據(jù)進行疊加，硬件木馬電路只在特定的時刻才能被觸發(fā)，如果芯片中存在硬件木馬電路，在經(jīng)過多次疊加之后，能夠消除隨機噪聲的影響，而且芯片某個時刻的功耗特征將會得到顯著顯化；具體應(yīng)用時，可以利用Matlab工具得到作差后的功耗數(shù)據(jù)的波形，并將這些功耗波形進行疊加處理。
[0020]