PGA處理芯片、PCI總線傳輸模塊和USB調(diào)試模塊。
[0024]所述的A/D采樣模塊由外圍接口、模擬開關(guān)、運(yùn)算放大器和A/D轉(zhuǎn)換芯片構(gòu)成。其功能為:在FPGA處理芯片的協(xié)同下完成16路模擬信號(hào)的循環(huán)采集并將采集后的數(shù)據(jù)送入FPGA處理芯片。
[0025]A/D采樣模塊的具體構(gòu)成為:外圍接口為DB37接頭，其中有16針為模擬信號(hào)的輸入，其余都為模擬地，以減少通道與通道之間的串?dāng)_。將16路模擬信號(hào)分別接入模擬開關(guān)對(duì)應(yīng)的輸入引腳，模擬開關(guān)采用ADG1406芯片，將模擬開關(guān)輸出的模擬信號(hào)接入到運(yùn)算放大器，運(yùn)算放大器為由AD8021搭建而成的電壓跟隨器，達(dá)到數(shù)據(jù)隔離的效果。由運(yùn)算放大器輸出的模擬信號(hào)接入到A/D轉(zhuǎn)換芯片的輸入引腳，A/D轉(zhuǎn)換芯片為AD7671芯片，其采集速度為1MSPS，采集精度為16位，采集范圍為±10V，輸出數(shù)據(jù)方式為16位并行方式。其中模擬開關(guān)的地址信號(hào)和A/D轉(zhuǎn)換芯片的啟動(dòng)信號(hào)由FPGA處理芯片內(nèi)部的控制邏輯控制，A/D轉(zhuǎn)換芯片的轉(zhuǎn)換結(jié)束信號(hào)由FPGA處理芯片內(nèi)部的控制邏輯進(jìn)行檢測，數(shù)據(jù)信號(hào)由FPGA處理芯片內(nèi)部的鎖存器進(jìn)行存儲(chǔ)。
[0026]FPGA處理芯片為ALTERA公司的可編程邏輯器件EP2C8Q208，內(nèi)部集成的四個(gè)功能單元為鎖存器、控制邏輯、雙端口 RAMl和雙端口 RAM2。其功能為:對(duì)A/D采樣模塊進(jìn)行控制，使其實(shí)現(xiàn)循環(huán)采集，并將采集到的數(shù)據(jù)通過鎖存器同時(shí)順序送入到雙端口 RAMl和雙端口 RAM2中，以供外部程序通過PCI總線傳輸模塊和USB調(diào)試模塊進(jìn)行讀取。
[0027]FPGA處理芯片的具體功能為:上電復(fù)位后，延時(shí)等待模擬信號(hào)的穩(wěn)定，然后依據(jù)A/D芯片的啟動(dòng)時(shí)序，通過FPGA處理芯片內(nèi)部的控制邏輯啟動(dòng)A/D芯片的轉(zhuǎn)換，于此同時(shí)進(jìn)行通道的切換，保證通道切換和A/D轉(zhuǎn)換并行進(jìn)行。啟動(dòng)之后，不斷檢測標(biāo)志A/D芯片轉(zhuǎn)換結(jié)束的busy信號(hào)，若信號(hào)為低電平，便將A/D轉(zhuǎn)換芯片數(shù)據(jù)端口的數(shù)據(jù)存入到FPGA處理芯片的鎖存器中，同時(shí)開始下一次A/D轉(zhuǎn)換。FPGA處理芯片將鎖存器中的數(shù)據(jù)同時(shí)順序送入到雙端口 RAMl和雙端口 RAM2中。PCI總線傳輸模塊和USB調(diào)試模塊分別通過雙端口 RAMl和雙端口 RAM2讀取采集后的數(shù)據(jù)。
[0028]FPGA處理芯片將集成的M4K存儲(chǔ)器塊配置為雙端口 RAMl和雙端口 RAM2，把采集的數(shù)據(jù)同時(shí)存入其中。雙端口 RAMl為2048深度，16位數(shù)據(jù)寬度，O?1999地址位用于存放采集的數(shù)據(jù)，其余為保留位。雙端口 RAM2為4096深度，8位數(shù)據(jù)寬度，O?3999地址位用于存放采集的數(shù)據(jù)，其余為保留位。FPGA處理芯片將采集的數(shù)據(jù)依次存入雙端口的對(duì)應(yīng)地址位，存滿之后繼續(xù)從O地址開始存入。
[0029]PCI總線傳輸模塊由電平轉(zhuǎn)換芯片、橋接芯片和PCI接口構(gòu)成。其功能為:實(shí)現(xiàn)PCI總線和FPGA處理芯片的通訊，將FPGA處理芯片中雙端口 RAMl的數(shù)據(jù)讀取出來，通過PCI總線傳給計(jì)算機(jī)。
[0030]PCI總線傳輸模塊的具體實(shí)現(xiàn)過程為:PCI總線通過PCI接口，將地址信息傳入橋接芯片PCI9052，PCI9052將地址信息進(jìn)行解碼后轉(zhuǎn)換為局部地址信息，并送入到電平轉(zhuǎn)換芯片。電平轉(zhuǎn)換芯片為SN74LVCH16T245，電平轉(zhuǎn)換芯片將PCI9052的5V電平轉(zhuǎn)換為FPGA處理芯片可以接受的3.3V電平。FPGA處理芯片依據(jù)地址信息將雙端口 RAMl中的數(shù)據(jù)送入到電平轉(zhuǎn)換芯片，電平轉(zhuǎn)換芯片將3.3V電平的信號(hào)轉(zhuǎn)換為橋接芯片可以接受的5V電平信號(hào)，橋接芯片將局部數(shù)據(jù)信息轉(zhuǎn)換為PCI總線的數(shù)據(jù)信息，以供計(jì)算機(jī)讀取。
[0031]USB調(diào)試模塊由USB接口和驅(qū)動(dòng)芯片組成。其功能為:實(shí)現(xiàn)USB總線和FPGA處理芯片的通訊，將FPGA處理芯片中雙端口 RAM2的數(shù)據(jù)讀取出來，完成對(duì)A/D采樣模塊和FPGA處理芯片的調(diào)試和開發(fā)。
[0032]USB調(diào)試模塊的具體實(shí)現(xiàn)過程為..USB總線通過USB接口，將串行的地址信息傳入驅(qū)動(dòng)芯片CH376，CH376將地址信息進(jìn)行解碼后轉(zhuǎn)換為并行的地址信息，并送入到FPGA處理芯片中的雙端口 RAM2中。FPGA處理芯片依據(jù)地址信息將雙端口 RAM2中的數(shù)據(jù)送入到驅(qū)動(dòng)芯片中，驅(qū)動(dòng)芯片將8位并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，然后送入到USB接口，以供USB總線讀取。由于驅(qū)動(dòng)芯片是8位并行總線，所以FPGA處理芯片將雙端口 RAM2配置為8位數(shù)據(jù)寬度，并將采集的16位數(shù)據(jù)存入相鄰的兩個(gè)地址中。USB調(diào)試模塊讀取一個(gè)完整的16位采集數(shù)據(jù)需要讀取兩個(gè)相鄰地址中的數(shù)據(jù)，并需將兩個(gè)8位的數(shù)據(jù)整合為一個(gè)16位的數(shù)據(jù)，從而完成數(shù)據(jù)的讀取。由于雙端口 RAMl和雙端口 RAM2中的數(shù)據(jù)時(shí)一樣的，如果USB調(diào)試模塊采集回的數(shù)據(jù)正常，則說明A/D采樣模塊和FPGA處理芯片已經(jīng)調(diào)試完成，此時(shí)可直接通過PCI總線傳輸模塊讀取采集的數(shù)據(jù)，從而完成整個(gè)系統(tǒng)的調(diào)試與開發(fā)。
【主權(quán)項(xiàng)】
1.一種基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:包括A/D采樣模塊、FPGA處理芯片、PCI總線傳輸模塊和USB調(diào)試模塊；所述的A/D采樣模塊由外圍接口、模擬開關(guān)、運(yùn)算放大器和A/D轉(zhuǎn)換芯片構(gòu)成；所述的FPGA處理芯片內(nèi)部集成四個(gè)功能單元為鎖存器、控制邏輯、雙端口 RAMl和雙端口 RAM2 ;所述的PCI總線傳輸模塊由電平轉(zhuǎn)換芯片、橋接芯片和PCI接口構(gòu)成；所述的USB調(diào)試模塊由USB接口和驅(qū)動(dòng)芯片組成；信號(hào)通過A/D采樣模塊的外圍接口進(jìn)入模擬開關(guān)，然后通過運(yùn)算放大器送入A/D轉(zhuǎn)換芯片；由FPGA處理芯片的控制邏輯控制A/D轉(zhuǎn)換芯片的轉(zhuǎn)換以及模擬開關(guān)的通道切換，并將結(jié)果存入FPGA處理芯片的鎖存器；FPGA處理芯片將鎖存器中的數(shù)據(jù)同時(shí)且按地址順序送入到雙端口 RAMl和雙端口 RAM2中；PCI總線傳輸模塊的PCI接口通過橋接芯片將地址信息傳送給電平轉(zhuǎn)換芯片，電平轉(zhuǎn)換芯片將地址信息轉(zhuǎn)化為FPGA處理芯片能夠接受的電平信息，并送入FPGA處理芯片的雙端口 RAMl ;FPGA處理芯片內(nèi)部的雙端口 RAMl將對(duì)應(yīng)地址的數(shù)據(jù)通過電平轉(zhuǎn)換芯片送入到橋接芯片，橋接芯片將數(shù)據(jù)再傳送給PCI接口 ；USB調(diào)試模塊的USB接口將串行的地址信息送入到驅(qū)動(dòng)芯片中，驅(qū)動(dòng)芯片將串行的地址信息轉(zhuǎn)換為并行的地址信息并送入到FPGA處理芯片的雙端口 RAM2中；雙端口 RAM2將對(duì)應(yīng)地址信息的數(shù)據(jù)送回到驅(qū)動(dòng)芯片，驅(qū)動(dòng)芯片將并行的數(shù)據(jù)信息轉(zhuǎn)換為串行的，然后送入到USB接口。2.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述A/D采樣模塊中，外圍接口的型號(hào)是DB37。3.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述A/D采樣模塊中，模擬開關(guān)采用ADG1406芯片。4.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述A/D采樣模塊中，運(yùn)算放大器是由AD8021搭建的電壓跟隨器。5.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述A/D采樣模塊中，A/D轉(zhuǎn)換芯片采用AD7671芯片。6.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述FPGA處理芯片的型號(hào)是EP2C8Q208。7.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述PCI總線傳輸模塊中，橋接芯片的型號(hào)是PCI9052。8.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述PCI總線傳輸模塊中，電平轉(zhuǎn)換芯片的型號(hào)是SN74LVCH16T245。9.根據(jù)權(quán)利要求1所述的基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，其特征在于:所述USB調(diào)試模塊中，驅(qū)動(dòng)芯片的型號(hào)是CH376。
【專利摘要】本發(fā)明公開了一種基于FPGA的內(nèi)嵌USB調(diào)試模塊的高速PCI采集卡，用于解決現(xiàn)有基于FPGA的高速PCI數(shù)據(jù)采集卡實(shí)用性差的技術(shù)問題。技術(shù)方案是包括A/D采樣模塊、FPGA處理芯片、PCI總線傳輸模塊和USB調(diào)試模塊。信號(hào)通過A/D采樣模塊進(jìn)入FPGA處理芯片，F(xiàn)PGA處理芯片將數(shù)據(jù)送入到雙端口RAM1和雙端口RAM2中。PCI總線傳輸模塊將地址信息轉(zhuǎn)化為電平信息，并送入FPGA處理芯片的雙端口RAM1。USB調(diào)試模塊將串行的地址信息轉(zhuǎn)換為并行的地址信息并送入到FPGA處理芯片的雙端口RAM2中。本發(fā)明不用開關(guān)機(jī)和插拔采集卡就能夠完成A/D采樣模塊和FPGA處理芯片的調(diào)試，實(shí)用性強(qiáng)。
【IPC分類】G06F13/40
【公開號(hào)】CN105068956
【申請(qǐng)?zhí)枴緾N201510468757
【發(fā)明人】袁朝輝, 付盛坤, 張欣愷, 霍常春
【申請(qǐng)人】西北工業(yè)大學(xué)
【公開日】2015年11月18日
【申請(qǐng)日】2015年8月4日