信號(hào)、所述串行時(shí)鐘線SPI_SCK輸出時(shí)鐘信號(hào)分別至所述BIOS存儲(chǔ)器10的 片選信號(hào)輸入引腳CS及時(shí)針信號(hào)引腳SCK，并通過所述輸入數(shù)據(jù)線SPI_SO及輸出數(shù)據(jù)線 SPI_SI分別與所述BIOS存儲(chǔ)器10的數(shù)據(jù)輸出引腳SO、數(shù)據(jù)輸入引腳SI實(shí)現(xiàn)數(shù)據(jù)傳送，以 獲取BIOS存儲(chǔ)器10存儲(chǔ)的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)上電自檢程序和系統(tǒng) 啟動(dòng)自舉程序，以使所述電腦順利開機(jī)。與此同時(shí)，所述微處理器30通過串行輸入引腳RXD 及串行輸出引腳TXD分別與所述BIOS存儲(chǔ)器10的數(shù)據(jù)輸入引腳SI、數(shù)據(jù)輸出引腳SO實(shí)現(xiàn) 數(shù)據(jù)傳送以存儲(chǔ)所述主板的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)上電自檢程序和系 統(tǒng)啟動(dòng)自舉程序。此時(shí)所述微處理器30的第一、第二及第三引腳PI、P2、P3不輸出任何信 號(hào)。
[0013] 正常開機(jī)時(shí)，所述PCH 20獲取所述BIOS存儲(chǔ)器10內(nèi)的基本輸入輸出的程序、系統(tǒng) 設(shè)置信息、開機(jī)上電自檢程序和系統(tǒng)啟動(dòng)自舉程序?qū)λ鲭娔X進(jìn)行開機(jī)。
[0014] 當(dāng)所述電腦正常關(guān)機(jī)后，所述微處理器30的電源引腳停止接收所述待機(jī)電源5V_ SB的電壓信號(hào)。下次開機(jī)時(shí)，所述PCH 20通過所述輸入數(shù)據(jù)線SPI_S0及輸出數(shù)據(jù)線SPI_ SI分別與所述BIOS存儲(chǔ)器10的數(shù)據(jù)輸出引腳SO、數(shù)據(jù)輸入引腳SI實(shí)現(xiàn)數(shù)據(jù)傳送。所述 BIOS存儲(chǔ)器10可以正常使用，所述BIOS存儲(chǔ)器10的數(shù)據(jù)輸出引腳SO持續(xù)輸出開機(jī)信號(hào) 使電腦可以正常開機(jī)，此過程中所述微處理器30的第一引腳PO接收一高電平信號(hào)，所述微 處理器30的串行輸入引腳RXD及串行輸出引腳TXD不進(jìn)行數(shù)據(jù)傳送。
[0015] 當(dāng)所述電腦意外斷電使得所述BIOS存儲(chǔ)器10存儲(chǔ)的程序損壞后，電腦再次開機(jī) 過程中，所述BIOS存儲(chǔ)器10的數(shù)據(jù)輸出引腳SO無信號(hào)輸出，所述微處理器30的第一引 腳PO沒有接收到任何信號(hào)，所述微處理器30控制其第二引腳Pl輸出一高電平信號(hào)至所述 BIOS存儲(chǔ)器10的片選信號(hào)輸入引腳CS，進(jìn)而所述微處理器30通過串行輸入引腳RXD及串 行輸出引腳TXD與所述PCH 20的輸出數(shù)據(jù)線SPI_SI及輸入數(shù)據(jù)線SPI_S0實(shí)現(xiàn)數(shù)據(jù)傳送， 所述PCH 20獲取微處理器30內(nèi)存儲(chǔ)的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)上電自檢 程序和系統(tǒng)啟動(dòng)自舉程序，以使所述電腦順利開機(jī)。同時(shí)，所述微處理器30通過串行輸入 引腳RXD及串行輸出引腳TXD與所述BI OS存儲(chǔ)器10的數(shù)據(jù)輸入引腳SI、數(shù)據(jù)輸出引腳SO 實(shí)現(xiàn)數(shù)據(jù)傳送以更新所述BIOS存儲(chǔ)器內(nèi)的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)上電 自檢程序和系統(tǒng)啟動(dòng)自舉程序，以使得所述BIOS存儲(chǔ)器10在下次開機(jī)時(shí)可正常使用。
[0016] 上述BIOS恢復(fù)電路在所述BIOS存儲(chǔ)器10因斷電而損壞后，利用所述微處理器30 對(duì)電腦進(jìn)行開機(jī)，并通過所述微處理器30對(duì)所述BIOS存儲(chǔ)器10內(nèi)的數(shù)據(jù)進(jìn)行更新，使得 所述BIOS存儲(chǔ)器10在下次開機(jī)時(shí)可正常使用。
【主權(quán)項(xiàng)】
1. 一種BIOS恢復(fù)電路，設(shè)置在一電腦內(nèi)，所述BIOS恢復(fù)電路包括： 一基本輸入輸出系統(tǒng)存儲(chǔ)器，包括一片選信號(hào)輸入引腳、一數(shù)據(jù)輸出引腳、一數(shù)據(jù)輸入 引腳及一時(shí)針信號(hào)引腳； 一平臺(tái)控制器，通過串行外設(shè)接口總線與所述基本輸入輸出系統(tǒng)存儲(chǔ)器進(jìn)行通信，所 述串行外設(shè)接口總線包括一片選信號(hào)線、一輸入數(shù)據(jù)線、一輸出數(shù)據(jù)線及一串行時(shí)鐘線，所 述片選信號(hào)線電性連接至所述基本輸入輸出系統(tǒng)存儲(chǔ)器的片選信號(hào)輸入引腳，所述輸出數(shù) 據(jù)線電性連接至所述基本輸入輸出系統(tǒng)存儲(chǔ)器的數(shù)據(jù)輸入引腳，所述輸入數(shù)據(jù)線電性連接 至所述基本輸入輸出系統(tǒng)存儲(chǔ)器的數(shù)據(jù)輸出引腳，所述串行時(shí)鐘線電性連接至所述基本輸 入輸出系統(tǒng)存儲(chǔ)器的時(shí)針信號(hào)引腳；以及 一微處理器，包括一串行輸入引腳、一串行輸出引腳、第一、第二及第三引腳、第一及第 二時(shí)鐘引腳及一電源引腳，所述電源引腳連接一待機(jī)電源，所述第一時(shí)鐘引腳連接所述基 本輸入輸出系統(tǒng)存儲(chǔ)器的時(shí)針信號(hào)引腳，所述第二時(shí)鐘引腳接地，所述第二引腳連接一二 極管的陰極，所述二極管的陰極連接所述基本輸入輸出系統(tǒng)存儲(chǔ)器的片選信號(hào)輸入引腳， 所述第三引腳連接所述基本輸入輸出系統(tǒng)存儲(chǔ)器的片選信號(hào)輸入引腳，所述串行輸入引腳 連接所述基本輸入輸出系統(tǒng)存儲(chǔ)器數(shù)據(jù)輸入引腳，所述串行輸出引腳連接所述基本輸入輸 出系統(tǒng)存儲(chǔ)器數(shù)據(jù)輸出引腳，所述第一引腳連接所述串行輸出引腳；開機(jī)過程中當(dāng)所述第 一引腳沒有接收到預(yù)定信號(hào)時(shí)，所述第二引腳輸出一控制信號(hào)給所述基本輸入輸出系統(tǒng)存 儲(chǔ)器的片選信號(hào)輸入引腳，使得所述微處理器通過串行輸入引腳及串行輸出引腳與所述平 臺(tái)控制器的輸入數(shù)據(jù)線及輸出數(shù)據(jù)線進(jìn)行通信使所述電腦開機(jī)，同時(shí)所述微處理器通過串 行輸入引腳及串行輸出引腳與所述基本輸入輸出系統(tǒng)存儲(chǔ)器的數(shù)據(jù)輸出引腳與數(shù)據(jù)輸入 引腳相相連，恢復(fù)所述基本輸入輸出系統(tǒng)存儲(chǔ)器內(nèi)存儲(chǔ)的數(shù)據(jù)。2. 如權(quán)利要求1所述的BIOS恢復(fù)電路，其特征在于：所述基本輸入輸出系統(tǒng)存儲(chǔ)器還 包括一電源引腳，一寫保護(hù)引腳、一中斷引腳及一接地引腳，所述電源引腳連接一電源，所 述電源引腳還通過一電容接地，所述寫保護(hù)引腳通過一第一電阻連接所述電源，所述中斷 引腳通過一第二電阻連接所述電源，所述接地引腳接地。
【專利摘要】一種BIOS恢復(fù)電路，包括一基本輸入輸出系統(tǒng)存儲(chǔ)器、一平臺(tái)控制器及一微處理器。所述BIOS恢復(fù)電路在所述基本輸入輸出系統(tǒng)存儲(chǔ)器因斷電而損壞后，利用所述微處理器對(duì)電腦進(jìn)行開機(jī)，并通過所述微處理器對(duì)所述基本輸入輸出系統(tǒng)存儲(chǔ)器內(nèi)的數(shù)據(jù)進(jìn)行更新，使得所述基本輸入輸出系統(tǒng)存儲(chǔ)器在下次開機(jī)時(shí)可正常使用。
【IPC分類】G06F11/07
【公開號(hào)】CN105095000
【申請(qǐng)?zhí)枴緾N201410175086
【發(fā)明人】趙龍, 彭一弘
【申請(qǐng)人】鴻富錦精密工業(yè)(武漢)有限公司, 鴻海精密工業(yè)股份有限公司
【公開日】2015年11月25日
【申請(qǐng)日】2014年4月29日
【公告號(hào)】US20150309903