擇電壓，且第二組讀取條件可以包括應(yīng)用于選擇線的第二選擇電壓，第二選擇電壓不同于第一選擇電壓。第一組讀取條件可以包括應(yīng)用于未選擇的串組的選擇線的第一未選擇電壓，且第二組讀取條件可以包括應(yīng)用于未選擇的串組的選擇線的第二未選擇電壓，第二未選擇電壓不同于第一未選擇電壓。第一組讀取條件可以包括應(yīng)用于偽字線的第一讀取-通過(guò)電壓，且第二組讀取條件可以包括應(yīng)用于偽字線的第二讀取-通過(guò)電壓。第一組讀取條件可以包括被提供給與該塊共享塊選擇電路的未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第一電壓，且第二組讀取條件可以包括被提供給未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第二電壓，第二電壓不同于第一電壓。第一和第二電壓可以提供給未選擇塊的字線，且第二電壓可以高于第一電壓。如果多于閾值數(shù)目的修改的讀取條件被應(yīng)用于該塊的第一部分而沒(méi)有找到提供可由ECC校正的第二數(shù)據(jù)的第二組讀取條件，則可以從在其他塊中存儲(chǔ)的冗余數(shù)據(jù)恢復(fù)該塊的第一部分的數(shù)據(jù)。
[0016]一種三維非易失性NAND存儲(chǔ)器系統(tǒng)的例子包括:多個(gè)單獨(dú)可擦除的塊，一個(gè)塊包括連接到該塊的每個(gè)位線的多個(gè)串，沿著位線的每個(gè)串是可由不同選擇線選擇的，以使得單獨(dú)的選擇線選擇不同位線的一個(gè)串組；誤差校正碼(ECC)電路，解碼從所選的塊的所選的串組的一部分讀取的數(shù)據(jù)；確定電路，響應(yīng)于確定當(dāng)使用第一組讀取條件讀取時(shí)該數(shù)據(jù)部分不可由ECC校正，另外確定存儲(chǔ)的數(shù)據(jù)是否是遍及所選的串組不可校正的；適應(yīng)性讀取電路，應(yīng)用修改的讀取條件以找到提供可由ECC校正的數(shù)據(jù)的第二組讀取條件；和記錄電路，記錄第二組讀取條件以用于所選的串組中的數(shù)據(jù)的后續(xù)讀取。
[0017]多個(gè)單獨(dú)可擦除的塊可以位于存儲(chǔ)器裸芯上，且記錄電路可以位于分開(kāi)的存儲(chǔ)器控制部裸芯上。確定電路可以通過(guò)嘗試使用第一組讀取條件讀取所選的串組內(nèi)的一個(gè)或多個(gè)部分來(lái)另外確定存儲(chǔ)的數(shù)據(jù)是否是遍及所選的串組而不可由ECC校正的。確定電路可以另外確定包含所選的串組的塊中的存儲(chǔ)的數(shù)據(jù)是否是當(dāng)使用第一組讀取條件讀取時(shí)遍及該塊不可由ECC校正的。如果存儲(chǔ)的數(shù)據(jù)是遍及所選的串組而不可由ECC校正的，且不是當(dāng)使用第一組讀取條件時(shí)遍及該塊不可由ECC校正的，則可以由記錄電路記錄第二組讀取條件，以用于第一個(gè)串組中數(shù)據(jù)的后續(xù)讀取，同時(shí)保留第一組讀取條件以用于該塊中的其它串組的后續(xù)讀取。
[0018]一種三維非易失性NAND存儲(chǔ)器系統(tǒng)的例子包括:多個(gè)單獨(dú)可擦除的塊，以共享塊選擇電路的兩個(gè)或更多塊的可選擇單元來(lái)配置；誤差校正碼(ECC)電路，解碼從可選擇單元中的所選的塊的一部分讀取的數(shù)據(jù)；確定電路，響應(yīng)于確定該數(shù)據(jù)的該部分當(dāng)使用第一組讀取條件讀取時(shí)不可由ECC校正，另外確定存儲(chǔ)的數(shù)據(jù)是否是遍及包含所選的塊的可選擇單元不可校正的；適應(yīng)性讀取電路，應(yīng)用修改的讀取條件以找到提供可由ECC校正的數(shù)據(jù)的第二組讀取條件；和記錄電路，記錄第二組讀取條件以用于包含所選的塊的可選擇單元中的數(shù)據(jù)的后續(xù)讀取。
[0019]多個(gè)單獨(dú)可擦除的塊可以位于存儲(chǔ)器裸芯上，且記錄電路可以位于分開(kāi)的存儲(chǔ)器控制部裸芯上。第一組讀取條件可以包括被提供給可選擇單元的未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第一電壓，且第二組讀取條件可以包括被提供給未選擇塊的主機(jī)數(shù)據(jù)字線、偽字線和/或選擇線的第二電壓，第二電壓不同于第一電壓。第一電壓和第二電壓可以提供給未選擇塊的字線，且第二電壓可以高于第一電壓。第一電壓和第二電壓可以提供給未選擇塊的選擇線，且第二電壓可以高于第一電壓。
[0020]本發(fā)明的各種方面、優(yōu)點(diǎn)、特征和實(shí)施例包括在以下其示例性例子的描述中，應(yīng)該結(jié)合附圖進(jìn)行描述。在這里參考的所有專利、專利申請(qǐng)、文章、其他出版物、文檔等等據(jù)此以它們的整體通過(guò)該參考在這里并入以用于所有目的。在任何并入的出版物、文檔等和本申請(qǐng)之間術(shù)語(yǔ)的定義或者使用的任何不一致或者沖突的程度下，應(yīng)用采用本申請(qǐng)的。
【附圖說(shuō)明】
[0021]圖1示意性地圖示適于實(shí)現(xiàn)本發(fā)明的存儲(chǔ)器系統(tǒng)的主要硬件部件。
[0022]圖2示意性地圖示非易失性存儲(chǔ)器單元。
[0023]圖3圖示對(duì)于浮置柵極可以在固定的漏極電壓處在任一時(shí)刻選擇性地存儲(chǔ)的四個(gè)不同電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓V α之間的關(guān)系。
[0024]圖4Α示意性地圖示組織成NAND串的一串存儲(chǔ)器單元。
[0025]圖4Β圖示由諸如圖4Α中示出的NAND串50構(gòu)成的存儲(chǔ)器單元的NAND陣列210的例子。
[0026]圖5圖示并行感測(cè)或者編程的以NAND配置組織的存儲(chǔ)器單元的頁(yè)。
[0027]圖6Α-圖6C圖示編程總共4狀態(tài)存儲(chǔ)器單元的例子。
[0028]圖7圖示在ζ方向從襯底垂直地延伸的NAND串的例子。
[0029]圖8圖示在ζ方向從襯底垂直地延伸的NAND串的另一例子。
[0030]圖9Α示出了三維NAND存儲(chǔ)器陣列沿著y_z平面的截面的例子。
[0031]圖9B示出了圖9A的三維NAND存儲(chǔ)器陣列沿著χ-y平面的截面。
[0032]圖10示出了被確定為包含遍及串組的UECC數(shù)據(jù)的單獨(dú)的串組“串X”。
[0033]圖11圖示處理三維存儲(chǔ)器的塊中的一個(gè)串組的UECC數(shù)據(jù)的方法。
[0034]圖12圖示處理三維存儲(chǔ)器陣列中的UECC數(shù)據(jù)的方法。
[0035]圖13圖示確定為包含遍及塊的UECC數(shù)據(jù)的塊，即塊X的例子。
[0036]圖14圖示多個(gè)塊可以如何共享塊選擇電路。
[0037]圖15圖示處理遍及共享塊選擇電路的一組塊的UECC數(shù)據(jù)的方法。
[0038]圖16示出了可以用于實(shí)現(xiàn)處理UECC數(shù)據(jù)的各種方法的硬件部件的例子。
【具體實(shí)施方式】
[0039]存儲(chǔ)器系統(tǒng)
[0040]圖1示意性地圖示適于實(shí)現(xiàn)本發(fā)明的存儲(chǔ)器系統(tǒng)的主要硬件部件。該存儲(chǔ)器系統(tǒng)90典型地通過(guò)主機(jī)接口與主機(jī)80操作。該存儲(chǔ)器系統(tǒng)典型地以存儲(chǔ)卡或者嵌入存儲(chǔ)器系統(tǒng)的形式。存儲(chǔ)器系統(tǒng)90包括其操作由控制器100控制的存儲(chǔ)器102。存儲(chǔ)器102包括在一個(gè)或多個(gè)集成電路芯片之上分布的非易失性存儲(chǔ)器單元的一個(gè)或多個(gè)陣列?？刂破?00可以包括接口電路110、處理器120、ROM (只讀存儲(chǔ)器)122、RAM (隨機(jī)存取存儲(chǔ)器)130、可編程非易失性存儲(chǔ)器124和另外的部件?？刂破鞯湫偷乇恍纬蔀锳SIC(專用集成電路)，且這種ASIC中包括的部件通常取決于特定的應(yīng)用。
[0041]物理存儲(chǔ)器結(jié)構(gòu)
[0042]圖2示意性地圖示非易失性存儲(chǔ)器單元。存儲(chǔ)器單元10可以由具有諸如浮置柵極或者介電層之類的電荷存儲(chǔ)單元20的場(chǎng)效應(yīng)晶體管實(shí)現(xiàn)。存儲(chǔ)器單元10也包括源極14、漏極16和控制柵極30。
[0043]存在今天正在使用的許多商業(yè)上成功的非易失性固態(tài)存儲(chǔ)器裝置。這些存儲(chǔ)器裝置可以采用不同類型的存儲(chǔ)器單元，每個(gè)類型具有一個(gè)或多個(gè)電荷存儲(chǔ)元件。
[0044]典型的非易失性存儲(chǔ)器單元包括EEPROM和閃存EEPROM。EEPROM單元及其制造方法的例子在美國(guó)專利No 5，595，924中給出。閃存EEPROM單元、它們?cè)诖鎯?chǔ)器系統(tǒng)中的使用及其制造方法的例子在美國(guó)專利No 5，070，032、5，095，344、5，315，541、5，343，063、5,661, 053、5，313，421和6，222，762中給出。具體來(lái)說(shuō)，具有NAND單元結(jié)構(gòu)的存儲(chǔ)器裝置的例子在美國(guó)專利 No5, 570，315、5，903，495、6，046，935 中描述。此外，由 Eitan 等，在“NROM: ANovel Localized Trapping, 2-Bit Nonvolatile Memory Cell，，，IEEE Electron DeviceLetters, vol.21，N0.11，2000 年 11 月，pp.543-545 中，而且在美國(guó)專利 No 5，768，192 和6，011，725中已經(jīng)描述了利用介電存儲(chǔ)元件的存儲(chǔ)器裝置的例子。
[0045]實(shí)際上，通常通過(guò)當(dāng)參考電壓施加到控制柵極時(shí)感測(cè)單元的源極和漏極電極兩端的導(dǎo)電電流來(lái)讀取單元的存儲(chǔ)器狀態(tài)。因此，對(duì)于單元的浮置柵極上的每個(gè)給定電荷，可以檢測(cè)到相對(duì)于固定的參考控制柵極電壓的相應(yīng)的導(dǎo)電電流。類似地，可編程到浮置柵極上的電荷的范圍限定了相應(yīng)的閾值電壓窗口或者相應(yīng)的導(dǎo)電電流窗口。
[0046]替代地，代替檢測(cè)分區(qū)的電流窗口當(dāng)中的導(dǎo)電電流，可以設(shè)置在控制柵極處的測(cè)試中的用于給定存儲(chǔ)器狀態(tài)的閾值電壓并檢測(cè)導(dǎo)電電流低于或者高于閾值電流(單元-讀取參考電流)ο在一個(gè)實(shí)施方式中，通過(guò)檢查通過(guò)位線的電容而放電導(dǎo)電電流的速率來(lái)實(shí)現(xiàn)關(guān)于閾值電流的導(dǎo)電電流的檢測(cè)。
[0047]圖3圖示對(duì)于浮置柵極可以在任一時(shí)刻選擇性地存儲(chǔ)的四個(gè)不同電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓V 之間的關(guān)系。通過(guò)固定的漏極偏壓，可以在存儲(chǔ)器單元的浮置柵極上編程表示四個(gè)電荷電平的四個(gè)實(shí)線Id對(duì)Veti曲線，其分別對(duì)應(yīng)于八個(gè)可能的存儲(chǔ)器狀態(tài)中的四個(gè)。作為示例，單元全體的閾值電壓窗口的范圍可以從0.5V到3.5V?？梢酝ㄟ^(guò)將閾值窗口分區(qū)為以每個(gè)0.5V的間隔的區(qū)域來(lái)分別劃界七個(gè)編程的存儲(chǔ)器狀態(tài)“0”、“1”、“2”、“3”、“4”、“5”、“6”和一個(gè)擦除狀態(tài)(未示出)。例如，如果如圖所示使用2 μΑ的參考電流IREFJJjWQl編程的單元可以被考慮為處于存儲(chǔ)器狀態(tài)“ 1”，因?yàn)槠淝€與Iref在由VCG = 0.5V和1.0V劃界的閾值窗口的區(qū)域中相交。類似地，Q4處于存儲(chǔ)器狀態(tài) “5”。
[0048]如可以從以上描述看到的，使得存儲(chǔ)器單元存儲(chǔ)更多的狀態(tài)，則其閾值窗口劃分得越精細(xì)。例如，存儲(chǔ)器裝置可以具有擁有范圍從-1.5V到5V的閾值窗口的存儲(chǔ)器單元。這提供6.5V的最大寬度。如果存儲(chǔ)器單元要存儲(chǔ)16個(gè)狀態(tài)，則每個(gè)狀態(tài)可以在閾值窗口中占據(jù)從200mV到300mV。這將需要編程和讀取操作的高精