基于循環(huán)左移的wpan中準循環(huán)矩陣串行乘法器的制造方法
【技術領域】
[0001 ] 本發(fā)明涉及信道編碼領域，特別涉及一種WPAN標準1/2碼率QC-LDPC近似下三角 編碼中的準循環(huán)矩陣串行乘法器。
【背景技術】
[0002] 低密度奇偶校驗（Low-DensityParity-Check,LDPC)碼是高效的信道編碼技術之 一，而QC-LDPC(Quasic-LDPC，QC-LDPC)碼是一種特殊的LDPC碼。QC-LDPC碼的生成矩陣G 和校驗矩陣Η都是由循環(huán)矩陣構(gòu)成的陣列，具有分段循環(huán)的特點，故被稱為QC-LDPC碼。循 環(huán)矩陣的首行是末行循環(huán)右移1位的結(jié)果，其余各行都是其上一行循環(huán)右移1位的結(jié)果，因 此，循環(huán)矩陣完全由其首行來表征。通常，循環(huán)矩陣的首行被稱為它的生成多項式。
[0003] 當采用近似下三角編碼方法對QC-LDPC碼進行編碼時，通過行列交換，校驗矩陣Η 變換成近似下三角形狀HAW，它由6個子矩陣組成如下：
[0005] 其中，L是下三角矩陣。HAW對應碼字vAW= (s，p，q)，矩陣A和C對應信息向量s， 矩陣B和D對應一部分校驗向量p，矩陣L和E則對應余下的校驗向量q。計算部分校驗向 量P的方法如下：
[0006] p=s(C+ELJA)T ((D+ELJB)T (2)
[0007] 其中，上標jPT分別表示對矩陣求逆和轉(zhuǎn)置。令
[0008] m=s(C+EL:A)τ (3)
[0009] F= ((D+ELJB)T (4)
[0010] 則向量m和矩陣F滿足如下關系：
[0011] p=mF (5)
[0012] 矩陣F是由如下uXu個bXb階循環(huán)矩陣F^(0彡i〈u，0彡j〈u)構(gòu)成的準循環(huán) 矩陣：
[0013]
[0014] F的連續(xù)b行和b列分別被稱為塊行和塊列。由式（6)可知，F(xiàn)有u塊行和u塊 列。令4 ,是循環(huán)矩陣Fy的生成多項式。
[0015] 令向量m= (e。，…，euXbD，部分校驗向量p= (d。，山，…，duXbD。以b比特為一 段，向量m和部分校驗向量p均被等分為u段，即m= (m。，11^，…，muD和p= (p。，…，puD。 由式（5)可知，部分校驗向量的第j段？]滿足
[0016] ρ』=m0F。，+mu !FU （7)
[0017] 其中，0彡i〈u，0彡j〈u。令fj4和哲1*分別是生成多項式4 ,循環(huán)右移n位和循環(huán) 左移η位的結(jié)果，其中，0<n<b。那么，式（7)等號右邊的第i項可展開為
[0019] 式（5)涉及向量與準循環(huán)矩陣的乘法，目前廣泛采用的是基于u個I型移位寄存 器加累加器（Type-IShift-Register-Adder-Accumulator,SRAA-I)電路的方案。圖 1 是 單個SRAA-I電路的功能框圖，向量m逐位串行送入該電路。當用SRAA-I電路計算校驗段 P](0 <j〈u)時，生成多項式查找表預先存儲準循環(huán)矩陣F的第j塊列的所有生成多項式， 累加器被清零初始化。當?shù)?個時鐘周期到來時，移位寄存器從生成多項式查找表加載F 的第〇塊行、第j塊列的生成多項式，比特％移入電路，并與移位寄存器的內(nèi)容 進行標量乘，乘積eXf與累加器的內(nèi)容0模2加，和存回累加器。當?shù)?個時鐘周期 到來時，移位寄存器循環(huán)右移1位，內(nèi)容變?yōu)?；^，比特6 1移入電路，并與移位寄存器的內(nèi)容 C進行標量乘，乘積egA累加器的內(nèi)容4:模2加，和存回累加器。上 述右移-乘-加-存儲過程繼續(xù)進行下去。當?shù)赽-Ι個時鐘周期結(jié)束時，比特ebi已移入 電路，此時累加器存儲的是部分和mQFa]，這是向量段叫對p,的貢獻。當?shù)赽個時鐘周期到 來時，移位寄存器從生成多項式查找表加載F的第1塊行、第j塊列的生成多項式 重復上述右移-乘-加-存儲過程。當向量段叫完全移入電路時，累加器存儲的是部分和mcFw+mA」。重復上述過程，直到整個向量m全部串行移入電路。此時，累加器存儲的是校 驗段P]。使用u個SRAA-I電路能構(gòu)成圖2所示的準循環(huán)矩陣串行乘法器，它在uXb個時 鐘周期內(nèi)同時求出u個校驗段。該方案需要2XuXb個寄存器、uXb個二輸入與門和uXb 個二輸入異或門，還需要u個uXb比特ROM存儲循環(huán)矩陣的生成多項式。
[0020] WPAN標準采用了一種碼率η= 1/2 的QC-LDPC碼，b= 21，u= 2。
[0021] WPAN標準1/2碼率QC-LDPC近似下三角編碼中準循環(huán)矩陣串行乘法的現(xiàn)有解決方 案是基于2個SRAA-I電路，需要84個寄存器、42個二輸入與門和42個二輸入異或門，還需 要84比特的ROM存儲準循環(huán)矩陣F的所有循環(huán)矩陣生成多項式。該方案的缺點之一是需 要大量寄存器，勢必會造成電路的功耗大、成本高。

【發(fā)明內(nèi)容】

[0022] WPAN標準1/2碼率QC-LDPC近似下三角編碼中準循環(huán)矩陣串行乘法的現(xiàn)有實現(xiàn)方 案存在功耗大、成本高的缺點，針對這些技術問題，本發(fā)明提供了一種基于循環(huán)左移的準循 環(huán)矩陣串行乘法器。
[0023] 如圖4所示，WPAN標準1/2碼率QC-LDPC近似下三角編碼中的準循環(huán)矩陣串行乘 法器由4部分組成：生成多項式查找表、b位二進制乘法器、b位二進制加法器和移位寄存 器。乘法過程分3步完成：第1步，清零移位寄存器R。、!^;第2步，輸入比特ek (0彡k〈uXb)， 生成多項式查找表"、1^分別輸出1/2碼率準循環(huán)矩陣F第i= [k/b](符號[k/b]表示不 大于k/b的最大整數(shù)）塊行中第0、1塊列的生成多項式，這些生成多項式分別通過b位二 進制乘法器MpMi與比特ek進行標量乘，b位二進制乘法器M 乘積分別通過b位二進 制加法器A。、Ai與移位寄存器R。、&的內(nèi)容相加，b位二進制加法器A。、和被循環(huán)左移 1位后的結(jié)果分別存入移位寄存器R。、R1;第3步，以1為步長遞增改變k的取值，重復第2 步uXb次，直到整個向量m輸入完畢，此時，移位寄存器R。、&存儲的分別是校驗段p。、Pl， 它們構(gòu)成了部分校驗向量P= (P。，Pi)。
[0024] 本發(fā)明提供的準循環(huán)矩陣串行乘法器結(jié)構(gòu)簡單，適用于WPAN標準中1/2碼率的 QC-LDPC碼，能在保持速度的條件下，減少寄存器，降低功耗，節(jié)約成本。
[0025] 關于本發(fā)明的優(yōu)勢與方法可通過下面的發(fā)明詳述及附圖得到進一步的了解。
【附圖說明】
[0026] 圖1是I型移位寄存器加累加器SRAA-I電路的功能框圖；
[0027] 圖2是由u個SRAA-I電路構(gòu)成的準循環(huán)矩陣串行乘法器；
[0028] 圖3是乘加移位寄存器MASR電路的功能框圖；
[0029] 圖4是由2個MASR電路構(gòu)成的一種基于循環(huán)左移的準循環(huán)矩陣串行乘法器。
【具體實施方式】
[0030] 下面結(jié)合附圖對本發(fā)明的較佳實施例作詳細闡述，以使本發(fā)明的優(yōu)點和特征能更 易于被本領域技術人員理解，從而對本發(fā)明的保護范圍作出更為清楚明確的界定。
[0031] 既然將循環(huán)矩陣的生成多項式循環(huán)右移η位等價于將它循環(huán)左移b-n位，即 耵1 =?/.Γη)，那么式⑶可改寫為
[0033]與式⑶相比，式（9)的顯著優(yōu)點是生成多項式& ,無需循環(huán)右移。式（9)是一個 乘-加-左移-存儲的過程，其實現(xiàn)用乘加移位寄存器（Multiplier-Adder-Shift-Regist er，MASR)電路。圖3是MASR電路的功能框圖，向量m被逐位串行送入該電路。當用MASR 電路計算校驗段P] (〇 <j〈u)時，生成多項式查找表預先存儲準循環(huán)矩陣F的第j塊列的 所有生成多項式，移位寄存器被清零初始化。當?shù)?個時鐘周期到來時，生成多項式查找表 輸出F的第0塊行、第j塊列的生成多項式fa]，比特e。移入電路，并與生成多項式f進行 標