的加速處理方法，但本發(fā)明所述的音頻信號的加速處理方法的實現裝置包括但不限于本實施例列舉的音頻信號的加速處理裝置的結構，凡是根據本發(fā)明的原理所做的現有技術的結構變形和替換，都包括在本發(fā)明的保護范圍內。
[0061]參見圖4所述，所述音頻信號的加速處理裝置400包括:系統接口模塊410，發(fā)送緩存模塊420，第一音頻處理模塊430，接收緩存模塊440，第二音頻處理模塊450。
[0062]所述系統接口模塊410通過DMA接口對外部音頻信號數據進行硬件加速讀取，輸出音頻信號加速數據。
[0063]進一步，參見圖4所示，所述系統接口模塊410還包括:DMA接口 411，AMBA BUS接口 412，中斷接口 413。高性能的所述DMA接口 411通過高速數據存取讀取外部數據進行內部算法電路硬件加速處理；所述AMBA BUS接口 412通過AMBA總線對所述第一音頻處理模塊進行硬件解碼模塊寄存器配置。AMBA BUS接口 412是基于ARM高性能總線協議接口，用于進行數據傳輸配置。所述中斷接口(interrupt interface)413在所述外部音頻信號數據加速處理完成后或發(fā)生異常時，輸出中斷信號，反饋模塊電路的中斷請求。其中，發(fā)生異常的情況包括硬件解碼出現超時或總線取數，寫數據等錯誤的時候發(fā)起中斷。本實施例利用AMBA總線接口對所述第一音頻處理模塊進行硬件解碼模塊寄存器配置。本實施例通過AMBA bus接口進行HIFI音頻硬件解碼模塊寄存器配置；通過DMA接口進行外部存儲音頻數據搬運，新讀進來進行音頻加速處理之后輸出；interrupt接口是中斷接口，在硬件解碼出現timeout或則總線取數，寫數據等錯誤的時候發(fā)起中斷。
[0064]所述發(fā)送緩存模塊(Transmit fifo)420與所述系統接口模塊410相連，對所述音頻信號加速數據進行先入先出隊列緩存。所述發(fā)送緩存模塊(Transmit fifo) 420接收DMA緩存數據，供后級計算使用。
[0065]所述第一音頻處理模塊430與所述發(fā)送緩存模塊420相連，對緩存的音頻信號加速數據進行硬件高頻運算處理，輸出第一路音頻信號處理數據。本實施例中，需要所述第一音頻處理模塊處理的音頻信號加速數據類型包括音頻格式為FLAC的音頻信號加速數據，音頻格式為ALAC的音頻信號加速數據，或/和音頻格式為APE的音頻信號加速數據。
[0066]進一步，參見圖5所示，所述第一音頻處理模塊430包括:FIR濾波器單元431，濾波器系數更新單元432，修正系數更新單元433。所述FIR濾波器單元431對音頻格式為FLAC的音頻信號加速數據進行硬件濾波處理，獲得第一線性預測編碼結果。所述濾波器系數更新單元432與所述FIR濾波器單元431相連，對所述FIR濾波器單元的濾波器系數進行更新；系數更新后的FIR濾波器單元對音頻格式為ALAC的音頻信號加速數據進行硬件濾波處理，獲得第二線性預測編碼結果。所述修正系數更新單元433與所述濾波器系數更新單元432相連，對濾波器系數更新單元的更新系數進行修正；系數修正更新后的FIR濾波器單元對音頻格式為APE的音頻信號加速數據進行硬件濾波處理，獲得第三線性預測編碼結果O
[0067]所述接收緩存模塊(Receiver FIFO)440與所述第一音頻處理模塊430相連，對所述第一路音頻信號處理數據進行先入先出隊列緩存。所述接收緩存模塊(ReceiverFIFO) 440緩存計算后的數據，通過System interface輸出。
[0068]所述系統接口模塊410與所述接收緩存模塊440相連，通過DMA接口輸出緩存的第一路音頻信號處理數據。
[0069]所述第二音頻處理模塊450與所述系統接口模塊410相連，對所述音頻信號加速數據進行硬件加速處理，輸出第二路音頻信號處理數據；利用所述DMA接口輸出所述第二路音頻信號處理數據。本實施例中，所述第二音頻處理模塊的硬件加速處理功能包括FFT加速處理功能、IFFT加速處理功能、IIR加速處理功能、FIR加速處理功能等。
[0070]進一步，參見圖6所示，所述第二音頻處理模塊450包括:FFT(Fast FourierTransformat1n，快速傅氏變換)單元 451，IFFT (Inverse Fast Fourier Transform，快速傅氏變換逆變換)單元452，IIR單元(即數字遞歸濾波器)453，或/和FIR單元(即有限長單位沖激響應濾波器)454。所述FFT單元451對所述音頻信號加速數據進行FFT硬件加速處理。所述IFFT單元452對所述音頻信號加速數據進行IFFT硬件加速處理。所述IIR單元453對所述音頻信號加速數據進行IIR硬件加速處理。所述FIR單元454對所述音頻信號加速數據進行FIR硬件加速處理。
[0071]本發(fā)明利用硬件電路固有的高頻運算特性，將數字信號處理的算法硬件化，通過軟硬件協同，實現了算法的最高速實現，可以有效提高音頻信號處理的性能。
[0072]綜上所述，本發(fā)明有效克服了現有技術中的種種缺點而具高度產業(yè)利用價值。
[0073]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
【主權項】
1.一種音頻信號的加速處理方法，其特征在于，所述音頻信號的加速處理方法包括: 利用DMA接口對外部音頻信號數據進行硬件加速讀取，輸出音頻信號加速數據； 對所述音頻信號加速數據進行先入先出隊列緩存； 利用第一音頻處理模塊對緩存的音頻信號加速數據進行硬件高頻運算處理，輸出第一路音頻信號處理數據； 對所述第一路音頻信號處理數據進行先入先出隊列緩存； 利用所述DMA接口輸出緩存的第一路音頻信號處理數據。2.根據權利要求1所述的音頻信號的加速處理方法，其特征在于，所述利用第一音頻處理模塊對緩存的音頻信號加速數據進行硬件高頻運算處理的過程包括: 利用FIR濾波器對音頻格式為FLAC的音頻信號加速數據進行硬件濾波處理，獲得第一線性預測編碼結果； 利用濾波器系數更新后的FIR濾波器對音頻格式為ALAC的音頻信號加速數據進行硬件濾波處理后，獲得第二線性預測編碼結果；或/和 利用濾波器系數修正更新后的FIR濾波器對音頻格式為APE的音頻信號加速數據進行硬件濾波處理后，獲得第三線性預測編碼結果。3.根據權利要求1所述的音頻信號的加速處理方法，其特征在于，所述音頻信號的加速處理方法還包括: 利用第二音頻處理模塊對所述音頻信號加速數據進行硬件加速處理，輸出第二路音頻信號處理數據； 利用所述DMA接口發(fā)出所述第二路音頻信號處理數據。4.根據權利要求3所述的音頻信號的加速處理方法，其特征在于，所述利用第二音頻處理模塊對所述音頻信號加速數據進行硬件加速處理的過程包括: 對所述音頻信號加速數據進行FFT硬件加速處理； 對所述音頻信號加速數據進行IFFT硬件加速處理； 對所述音頻信號加速數據進行IIR硬件加速處理；或/和 對所述音頻信號加速數據進行FIR硬件加速處理。5.根據權利要求1所述的音頻信號的加速處理方法，其特征在于，所述音頻信號的加速處理方法還包括: 利用AMBA總線接口對所述第一音頻處理模塊進行硬件解碼模塊寄存器配置； 在所述外部音頻信號數據加速處理完成后或發(fā)生異常時，利用Interrupt接口輸出中斷信號。6.一種音頻信號的加速處理裝置，其特征在于，所述音頻信號的加速處理裝置包括: 系統接口模塊，通過DMA接口對外部音頻信號數據進行硬件加速讀取，輸出音頻信號加速數據； 發(fā)送緩存模塊，與所述系統接口模塊相連，對所述音頻信號加速數據進行先入先出隊列緩存； 第一音頻處理模塊，與所述發(fā)送緩存模塊相連，對緩存的音頻信號加速數據進行硬件高頻運算處理，輸出第一路音頻信號處理數據； 接收緩存模塊，與所述第一音頻處理模塊相連，對所述第一路音頻信號處理數據進行先入先出隊列緩存； 所述系統接口模塊與所述接收緩存模塊相連，通過DMA接口輸出緩存的第一路音頻信號處理數據。7.根據權利要求6所述的音頻信號的加速處理裝置，其特征在于，所述第一音頻處理豐吳塊包括: FIR濾波器單元，對音頻格式為FLAC的音頻信號加速數據進行硬件濾波處理，獲得第一線性預測編碼結果； 濾波器系數更新單元，與所述FIR濾波器單元相連，對所述FIR濾波器單元的濾波器系數進行更新；系數更新后的FIR濾波器單元對音頻格式為ALAC的音頻信號加速數據進行硬件濾波處理，獲得第二線性預測編碼結果； 修正系數更新單元，與所述濾波器系數更新單元相連，對濾波器系數更新單元的更新系數進行修正；系數修正更新后的FIR濾波器單元對音頻格式為APE的音頻信號加速數據進行硬件濾波處理，獲得第三線性預測編碼結果。8.根據權利要求6所述的音頻信號的加速處理裝置，其特征在于，所述音頻信號的加速處理裝置還包括: 第二音頻處理模塊，與所述系統接口模塊相連，對所述音頻信號加速數據進行硬件加速處理，輸出第二路音頻信號處理數據；利用所述DMA接口輸出所述第二路音頻信號處理數據。9.根據權利要求8所述的音頻信號的加速處理裝置，其特征在于，所述第二音頻處理豐吳塊包括: FFT單元，對所述音頻信號加速數據進行FFT硬件加速處理； IFFT單元，對所述音頻信號加速數據進行IFFT硬件加速處理； IIR單元，對所述音頻信號加速數據進行IIR硬件加速處理；或/和 FIR單元，對所述音頻信號加速數據進行FIR硬件加速處理。10.根據權利要求6所述的音頻信號的加速處理裝置，其特征在于，所述系統接口模塊還包括: AMBA BUS接口，通過AMBA總線對所述第一音頻處理模塊進行硬件解碼模塊寄存器配置； 中斷接口，在所述外部音頻信號數據加速處理完成后或發(fā)生異常時，輸出中斷信號。
【專利摘要】本發(fā)明提供一種音頻信號的加速處理方法及裝置，所述音頻信號的加速處理方法包括：利用DMA接口對外部音頻信號數據進行硬件加速讀取，輸出音頻信號加速數據；對所述音頻信號加速數據進行先入先出隊列緩存；利用第一音頻處理模塊對緩存的音頻信號加速數據進行硬件高頻運算處理，輸出第一路音頻信號處理數據；對所述第一路音頻信號處理數據進行先入先出隊列緩存；利用所述DMA接口輸出緩存的第一路音頻信號處理數據。本發(fā)明利用硬件電路固有的高頻運算特性，將數字信號處理的算法硬件化，通過軟硬件協同，實現了算法的最高速實現，可以有效提高音頻信號處理的性能。
【IPC分類】G06F13/40, G06F3/16, G06F13/38, G06F13/32
【公開號】CN105260333
【申請?zhí)枴緾N201510616063
【發(fā)明人】王良全
【申請人】福州瑞芯微電子股份有限公司
【公開日】2016年1月20日
【申請日】2015年9月24日