一種-1/2階rc鏈?zhǔn)椒挚闺娐返膬?yōu)化方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及分?jǐn)?shù)階模擬分抗電路實(shí)現(xiàn)的技術(shù)領(lǐng)域，具體涉及基于電網(wǎng)絡(luò)綜合理論 中歸一化的原理將現(xiàn)有的-1/2階RC鏈?zhǔn)椒挚闺娐窇?yīng)用于實(shí)際電路的優(yōu)化方法，并涉及到 利用分?jǐn)?shù)階元件實(shí)現(xiàn)諧振無線電能傳輸系統(tǒng)領(lǐng)域。
【背景技術(shù)】
[0002] 分?jǐn)?shù)微積分的研究距今已有三百多年的歷史，它是一種描述自然更加精確的數(shù)學(xué) 方法。事實(shí)上，電感、電容本質(zhì)上都是具有分?jǐn)?shù)階性質(zhì)的元件。采用多個(gè)基本模擬電路元件 設(shè)計(jì)的分?jǐn)?shù)階微積分運(yùn)算電路稱為分抗。
[0003] 鏈?zhǔn)椒挚闺娐犯鶕?jù)電路綜合的理論，由傳遞函數(shù)得到的。由于模型簡(jiǎn)單、具有良好 的性能，能在較寬的頻帶上實(shí)現(xiàn)模擬信號(hào)，所以被廣泛使用。
[0004] 在實(shí)際電路中，組成電路元件值的數(shù)量級(jí)相差很大，通常電阻為kQ數(shù)量級(jí)，電感 為mH或μΗ數(shù)量級(jí)，而電容則為yF或pF數(shù)量級(jí)，頻率也從幾 Hz到上千萬Hz不等。在網(wǎng) 絡(luò)設(shè)計(jì)中，若用這些元件的實(shí)際值進(jìn)行運(yùn)算，由于其大小相差甚遠(yuǎn)，容易造成較大的計(jì)算誤 差，甚至造成計(jì)算機(jī)的溢出。
[0005] 電路綜合理論中涉及的網(wǎng)絡(luò)函數(shù)的性質(zhì)及綜合方法與函數(shù)的系數(shù)大小沒有直接 關(guān)系，所以為避免復(fù)雜的數(shù)字運(yùn)算，往往采用"歸一化"的方法，使數(shù)字變得簡(jiǎn)單。歸一化過 程實(shí)際上就是按比例運(yùn)算，包括頻率歸一化和阻抗歸一化兩部分。在而且制作參考用的各 種通用圖表和曲線也需要采用歸一化的頻率和元件值。
[0006] 綜合得到歸一化的元件數(shù)值后，實(shí)際構(gòu)成電路時(shí)，必須再進(jìn)行"去歸一化"運(yùn)算，由 此構(gòu)成得到構(gòu)成電路的實(shí)際元件數(shù)值。去歸一化是歸一化的相反過程，同樣包括頻率去歸 一化和阻抗去歸一化。
[0007] 在無線供電技術(shù)中，使用分?jǐn)?shù)階元件，可以增加參數(shù)設(shè)計(jì)的維度，完全區(qū)別于傳統(tǒng) 的整數(shù)階元件實(shí)現(xiàn)的無線電能傳輸系統(tǒng)。未去歸一化的分?jǐn)?shù)階分抗電路只能在頻率為IkHz 以下時(shí)才能體現(xiàn)出所要求的性能，而去歸一化后電路可以在頻率為IMHz時(shí)保證優(yōu)良性能， 所以本發(fā)明也將在這個(gè)領(lǐng)域中有可觀的應(yīng)用前景。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種基于電網(wǎng)絡(luò)綜合理論中 歸一化原理的-1/2階RC鏈?zhǔn)椒挚闺娐返膬?yōu)化方法，能夠有效解決分抗電路在實(shí)際電路中 的實(shí)現(xiàn)以及分抗電路應(yīng)用問題。
[0009] 為實(shí)現(xiàn)上述目的，本發(fā)明所提供的技術(shù)方案為：一種-1/2階RC鏈?zhǔn)椒挚闺娐返膬?yōu) 化方法，包括以下步驟：
[0010] 1)選定-1/2階RC鏈?zhǔn)椒挚闺娐返耐匮a(bǔ)結(jié)構(gòu)形式；
[0011] 2)根據(jù)所需要的頻率要求，確定是否需要頻率去歸一化，如果需要進(jìn)行頻率歸一 化，則根據(jù)歸一化頻率、實(shí)際頻率求出頻率歸一化因子；
[0012] 3)根據(jù)實(shí)驗(yàn)的元件規(guī)格，確定是否需要阻抗去歸一化，如果需要進(jìn)行阻抗歸一化， 則根據(jù)歸一化阻抗、實(shí)際阻抗求出阻抗歸一化因子；
[0013] 4)根據(jù)步驟2)、3)及頻率歸一化因子、阻抗歸一化因子，計(jì)算去歸一化電路的各 元件參數(shù)，將所得到的新元件參數(shù)代替原電路相應(yīng)元件參數(shù)。
[0014] 在步驟1)中，所述的-1/2階RC鏈?zhǔn)椒挚闺娐钒‵osterI型、FosterII型、 CauerI型、CauerII型這四種形式；其中，F(xiàn)osterI型電路是由單個(gè)電阻R或單個(gè)電容C 或由一個(gè)電阻R和電容C并聯(lián)電路構(gòu)成基本單元，再將這些單元串聯(lián)起來所得到的電路； FosterII型電路是由單個(gè)電阻R或單個(gè)電容C或由一個(gè)電阻R和電容C串聯(lián)電路構(gòu)成基本 單元，再將這些單元并聯(lián)起來所得到的電路；CauerI型電路是串聯(lián)臂由單個(gè)電阻R組成，并 聯(lián)臂由單個(gè)電容C組成的串并聯(lián)電路；CaueII型電路是串聯(lián)臂由單個(gè)電容C組成，并聯(lián)臂 由單個(gè)電阻R組成的串并聯(lián)電路。
[0015] 在步驟2)中，計(jì)算頻率歸一化因子具體公式如下：
[0017] 式中，ωΡ為頻率歸一化因子，無量綱的量；ω 歸一化頻率，ω為實(shí)際頻率；
[0018] 同理可得：
[0020] 式中，為頻率歸一化因子，無量綱的量；sN為歸一化的復(fù)頻率，s為實(shí)際復(fù)頻 率；
[0021] 在步驟3)中，計(jì)算阻抗歸一化因子具體公式如下：
[0023] 式中，Zn為歸一化阻抗；ZF為阻抗歸一化因子，無量綱的量；Z為實(shí)際阻抗；
[0024] 在步驟4)中，首先應(yīng)選擇本次去歸一化屬于以下三種情況中的哪一種：只考慮頻 率去歸一化、只考慮阻抗去歸一化或頻率和阻抗同時(shí)去歸一化；
[0025] 如果只考慮頻率去歸一化，那么新參數(shù)可由以下公式計(jì)算得到：
[0026] 電阻元件：R = Rn (4)
[0027] 式中，R為實(shí)際電阻值，Rn為歸一化電阻值；
[0029] 式中，C為實(shí)際電容值，Cn為歸一化電容值；
[0030] 如果只考慮阻抗去歸一化，那么新參數(shù)可由以下公式計(jì)算得到：
[0031]電阻元件：R = RnZf (6)
[0032] 電容元件：C = CNzF (7)
[0033] 如果頻率、阻抗同時(shí)去歸一化，那么新參數(shù)可由以下公式計(jì)算得到：
[0034] 電阻元件：R = RnZf (8)
[0036] 本發(fā)明與現(xiàn)有技術(shù)相比，具有如下優(yōu)點(diǎn)與有益效果：
[0037] 1、利用本發(fā)明提供的-1/2階RC鏈?zhǔn)椒挚闺娐返膬?yōu)化方法，可以在實(shí)際實(shí)驗(yàn)中使 用常用電阻值和電容值的電路元件中搭建分?jǐn)?shù)階電路，使得分?jǐn)?shù)階電路特性不再只能在軟 件中仿真，也可以在實(shí)驗(yàn)中得以驗(yàn)證。
[0038] 2、利用本發(fā)明提供的-1/2階RC鏈?zhǔn)椒挚闺娐返膬?yōu)化方法，可根據(jù)不同的不同頻 率需求來選擇相應(yīng)的電路元件，使得分抗電路可廣泛應(yīng)用于各種實(shí)驗(yàn)條件。
[0039] 3、未去歸一化的-1/2階RC鏈?zhǔn)椒挚闺娐?，只能在中心頻率IOOHz的低頻的情況 下有良好的相頻特性；而利用本發(fā)明提供的-1/2階為RC鏈?zhǔn)椒挚闺娐返膬?yōu)化方法，可實(shí)現(xiàn) 該電路在中心頻率為IMHz的尚頻情況下具有良好的相頻特性，達(dá)到了適應(yīng)尚頻電路的效 果。
[0040] 4、未去歸一化的-1/2階RC鏈?zhǔn)椒挚闺娐?，只能在中心頻率IOOHz寬度為 IO1Hz-IO3Hz范圍內(nèi)有良好的相頻特性；而利用本發(fā)明提供的-1/2階為RC鏈?zhǔn)椒挚闺娐返?優(yōu)化方法，可實(shí)現(xiàn)該電路在中心頻率為IMHz寬度為IO 5Hz-IO7Hz情況下具有良好的相頻特 性，達(dá)到了帶寬顯著增加的效果。
[0041] 5、利用本發(fā)明提供的-1/2階RC鏈?zhǔn)椒挚闺娐返膬?yōu)化方法所得到的實(shí)用電路，可 以應(yīng)用于分?jǐn)?shù)階無線供電領(lǐng)域，為分?jǐn)?shù)階無線供電的實(shí)驗(yàn)驗(yàn)證提供了可能。
【附圖說明】
[0042] 圖Ia為FosterI型-1/2階RC分抗電路。
[0043] 圖Ib為FosterII型-1/2階RC分抗電路。
[0044] 圖Ic為CauerI型-I/2階RC分抗電路。
[0045] 圖Id為CauerII型-1/2階RC分抗電路。
[0046] 圖2為未去歸一化-1/2階RC鏈?zhǔn)椒挚闺娐贰?br>[0047] 圖3為RC鏈?zhǔn)椒挚闺娐啡w一化流程圖。
[0048] 圖4為去歸一化-1/2階RC鏈?zhǔn)椒挚闺娐贰?br>[0049] 圖5為未去歸一化-1/2階RC鏈?zhǔn)椒挚闺娐窌r(shí)域響應(yīng)圖。
[0050] 圖6為去歸一化-1/2階RC鏈?zhǔn)椒挚闺娐窌r(shí)域響應(yīng)圖。
[0051] 圖7a為去歸一化前后傳遞函數(shù)波特圖幅頻特性圖。
[0052] 圖7b為去歸一化前后傳遞函數(shù)波特圖相頻特性圖。
【具體實(shí)施方式】
[0053] 下面結(jié)合具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。
[0054] 本發(fā)明所述的-1/2階RC鏈?zhǔn)椒挚闺娐返膬?yōu)化方法，包括以下步驟：
[0055] 1)選定-1/2階RC鏈?zhǔn)椒挚闺娐返耐匮a(bǔ)結(jié)構(gòu)形式，其中，所述的-1/2階RC鏈?zhǔn)椒?抗電路包括FosterI型、FosterII型、CauerI型、CauerII型這四種形式；其中，F(xiàn)osterI型 電路是由單個(gè)電阻R或單個(gè)電容C或由一個(gè)電阻R和電容C并聯(lián)電路構(gòu)成基本單元，再將 這些單元串聯(lián)起來所得到的電路；FosterII型電路是由單個(gè)電阻R或單個(gè)電容C或由一個(gè) 電阻R和電容C串聯(lián)電路構(gòu)成基本單元，再將這些單元并聯(lián)起來所得到的電路；CauerI型 電路是串聯(lián)臂由單個(gè)電阻R組成，并聯(lián)臂由單個(gè)電容C組成的串并聯(lián)電路；CaueII型電路 是串聯(lián)臂由單個(gè)電容C組成，并聯(lián)臂由單個(gè)電阻R組成的串并聯(lián)電路。
[0056] 2)根據(jù)所需要的頻率要求，確定是否需要頻率去歸一化，如果需要進(jìn)行頻率歸一