多核處理器的模擬方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計算機技術(shù)，尤其涉及一種多核處理器的模擬方法及裝置。
【背景技術(shù)】
[0002]在計算機架構(gòu)設(shè)計中，由于一個設(shè)計方法的優(yōu)劣和設(shè)計參數(shù)的取舍很難通過建立模型的方法進行理論推導，因此通常通過運行實際應用程序，運用模擬的方法對目標機器的性能進行定量分析和評估。
[0003]通過使用現(xiàn)場可編程門陣列(Field Programmable Gate Array,簡稱FPGA)可以提高模擬速度。常用的使用FPGA模擬多核處理器的方法是基于FPGA的時分復用的模擬方法，具體的，對于多核處理器中多個對稱的處理器核，可以只在FPGA上實現(xiàn)一個處理器核，并通過讓多個處理器核依次輪流使用這一個真實的處理器核來模擬多個處理器核的同時運行。例如，假定要模擬一個8核處理器，則在第I個時鐘周期，核I首先在真實的處理器核上運行，該周期結(jié)束時將核I的狀態(tài)保存下來，第2個時鐘周期，核2開始運行并保存狀態(tài)，……，直至第8個時鐘周期，核8開始運行并保存狀態(tài)。8個時鐘周期結(jié)束后，所有的8個處理器核都運行了一個時鐘周期，在訪問共享功能部件時，該方法需要將在第I至7個時鐘周期分別運行的核1、核2……核7的訪問請求，滯后到第8個周期核8運行之后，連同第8個周期運行的核8的訪問請求，一起觸發(fā)訪問共享功能部件。
[0004]然而，現(xiàn)有的模擬方法模擬速度慢，實現(xiàn)復雜度高。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種多核處理器的模擬方法及裝置，以解決現(xiàn)有技術(shù)中模擬多核處理器時，模擬速度慢及實現(xiàn)復雜度高的問題。
[0006]本發(fā)明的第一方面，提供一種多核處理器的模擬方法，包括:
[0007]在現(xiàn)場可編程門陣列FPGA中模擬生成一個目標處理器核和共享功能部件；
[0008]在所述FPGA中根據(jù)所述目標處理器核運行的應用程序，模擬生成至少一個與所述目標處理器核共同訪問所述共享功能部件的偽處理器核，所述偽處理器核用于產(chǎn)生用于訪問所述共享功能部件的訪問請求，以使所述目標處理器核、所述共享功能部件和所述偽處理器核形成多核處理器。
[0009]本發(fā)明的第二方面，提供一種多核處理器的模擬裝置，包括:
[0010]第一生成模塊，用于在現(xiàn)場可編程門陣列FPGA中模擬生成一個目標處理器核和共享功能部件；
[0011]第二生成模塊，用于在所述FPGA中根據(jù)所述第一生成模塊模擬生成的目標處理器核運行的應用程序，模擬生成至少一個與所述目標處理器核共同訪問所述共享功能部件的偽處理器核，所述偽處理器核用于產(chǎn)生用于訪問所述共享功能部件的訪問請求，以使所述第一生成模塊模擬生成的目標處理器核、所述第一生成模塊模擬生成的共享功能部件和所述第二生成模塊模擬生成的偽處理器核形成多核處理器。
[0012]本發(fā)明實施例提供的多核處理器的模擬方法，包括:在現(xiàn)場可編程門陣列FPGA中模擬生成一個目標處理器核和共享功能部件；在FPGA中根據(jù)目標處理器核運行的應用程序，模擬生成至少一個與所述目標處理器核共同訪問所述共享功能部件的偽處理器核，所述偽處理器核用于產(chǎn)生用于訪問所述共享功能部件的訪問請求，以使目標處理器核、共享功能部件和偽處理器核形成多核處理器。采用本發(fā)明實施例的技術(shù)方案，可以降低模擬多核處理器的復雜度，并提高模擬速度。
【附圖說明】
[0013]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0014]圖1為本發(fā)明實施例一提供的一種多核處理器的模擬方法的流程圖；
[0015]圖2為本實施例提供的一種四核處理器的示意圖；
[0016]圖3為本發(fā)明實施例二提供的一種多核處理器的模擬方法的流程圖；
[0017]圖4為本發(fā)明實施例三提供的一種多核處理器的模擬裝置的結(jié)構(gòu)示意圖；
[0018]圖5為本發(fā)明實施例四提供的一種多核處理器的模擬裝置的結(jié)構(gòu)示意圖；
[0019]圖6為本發(fā)明實施例五提供的一種多核處理器的模擬裝置的結(jié)構(gòu)示意圖；
[0020]圖7為本發(fā)明實施例六提供的一種多核處理器的模擬裝置的結(jié)構(gòu)示意圖；
[0021]圖8為本發(fā)明實施例七提供的一種多核處理器的模擬裝置的結(jié)構(gòu)示意圖。
【具體實施方式】
[0022]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0023]圖1為本發(fā)明實施例一提供的一種多核處理器的模擬方法的流程圖。如圖1所示，該方法包括以下步驟:
[0024]步驟S100、在FPGA中模擬生成一個目標處理器核和共享功能部件。
[0025]步驟S101、在FPGA中根據(jù)目標處理器核運行的應用程序，模擬生成至少一個與目標處理器核共同訪問共享功能部件的偽處理器核，偽處理器核用于產(chǎn)生用于訪問共享功能部件的訪問請求，以使目標處理器核、共享功能部件和偽處理器核形成多核處理器。
[0026]上述各步驟的執(zhí)行主體為具備模擬和處理功能的模擬裝置。在實際中，該模擬裝置可以是處理器。
[0027]具體的，可以在FPGA中模擬生成一個目標處理器核和共享功能部件。該目標處理器核可以實現(xiàn)真實的處理器核的功能，該共享功能部件為多個處理器核共享的一些功能部件，如互聯(lián)網(wǎng)絡(luò)、內(nèi)存控制器(Memory Controller)及最后一級緩存(Last Level Cache)
坐寸ο
[0028]進一步地，可以在FPGA中根據(jù)目標處理器核運行的應用程序，模擬生成至少一個與目標處理器核共同訪問共享功能部件的偽處理器核，以使目標處理器核、共享功能部件和偽處理器核形成多核處理器。上述偽處理器核的功能是用來產(chǎn)生與上述目標處理器核類似的訪問請求，即訪問共享功能部件的訪問請求，也就是說，該偽處理器核的功能相當于處理器核的歷史痕跡(Trace)生成器，其與目標處理器核、共享功能部件等一起，共同構(gòu)成了在FPGA上模擬實現(xiàn)的多核處理器。
[0029]需要說明的是，在實際中，在FPGA上模擬生成目標處理器核和共享功能部件的操作均與現(xiàn)有技術(shù)相同，例如將目標處理器核和共享功能部件的代碼在FPGA上實現(xiàn)，而上述模擬生成偽處理器核只需將能夠產(chǎn)生訪問請求的代碼在FPGA上實現(xiàn)即可。
[0030]此外，由于上述偽處理器核不需要實現(xiàn)詳細的流水線、計算單元、運算單元和私有緩存等結(jié)構(gòu)，因而它們占用的FPGA資源非常少，因此在實際中，可以只實現(xiàn)一個目標處理器核，而將其余核用偽處理器核替代。
[0031]以4核處理器為例，圖2為本實施例提供的一種四核處理器的示意圖。如圖2所示，圖中的箭頭均表示有信息交互，此外，目標處理器核I為真實的處理器核，即上述目標處理器核，而偽處理器核2?4均為上述偽處理器核，共享功能部件I為互聯(lián)網(wǎng)絡(luò)，其兩側(cè)的兩個接口均為片間互聯(lián)接口，即與其他芯片相連的接口，共享功能部件2為最后一級Cache，共享功能部件3為內(nèi)存控制器。在實現(xiàn)時，可以只將一個處理器核I以及共享功能部件I?3用一個或少數(shù)幾個FPGA實現(xiàn)，而將剩余的處理器核采用上述模擬生成偽處理器核的方式在FPGA上實現(xiàn)，如此便將整個系統(tǒng)全部實現(xiàn)在一個或少數(shù)幾個FPGA中。由于保留了一個真實的目標處理器核，而其余核均是用偽處理器核替代，因此，可以使用這個目標處理器核來運行實際應用程序，產(chǎn)生可信的運行結(jié)果。與只在FPGA上實現(xiàn)一個處理器核的模擬方法相比，由于添加了多個偽造的偽處理器核，從而構(gòu)造了一個多個處理器核簡稱多核的環(huán)境，因而可以精確地反映在共享資源競爭的情況下，真實的處理器核會受到的影響，并動態(tài)的反應到實時的Trace流中，因此可以有效地評估共享功能部件在多核環(huán)境下的性倉泛。
[0032]本發(fā)明實施例提供的多核處理器的模擬方法，包括:在現(xiàn)場可編程門陣列FPGA中模擬生成一個目標處理器核和共享功能部件；在FPGA中根據(jù)目標處理器核運行的應用程序，模擬生成至少一個與目標處理器核共同訪問共享功能部件的偽處理器核，偽處理器核用于產(chǎn)生用于訪問共享功能部件的訪問請求，以使目標處理器核、共