一種雙模冗余流水線的自校驗及恢復裝置與方法
【技術領域】
[0001] 本發(fā)明涉及一種微處理器流水線的自校驗及恢復裝置，尤其涉及一種SPARC V8處 理器中流水線的自校驗及恢復裝置。本發(fā)明還涉及一種SPARC V8處理器中流水線中數據 翻轉錯誤的屏蔽方法。
【背景技術】
[0002] 單粒子翻轉（Single Event Upset，SEU)是在空間應用環(huán)境下，由于單粒子入射導 致集成電路中存儲單元發(fā)生數據翻轉錯誤的事件，是空間環(huán)境下電子系統(tǒng)發(fā)生故障和工作 異常的重要誘因之一。隨著半導體工藝技術的快速發(fā)展，芯片的尺寸在不斷減小，處理器工 作頻率不斷提高，節(jié)點工作電壓的降低使得單粒子翻轉現象越來越嚴重，研究指出，在納米 級芯片中，單粒子翻轉導致的多位數據翻轉（MBU)概率也在迅速提高。會導致最多8位隨 機數據翻轉錯誤，對空間應用的電子系統(tǒng)產生更大的危害。在微處理器及電子系統(tǒng)中采取 加固措施對SEU故障進行容錯設計已成為重要的技術手段。
[0003] 作為現代微處理器的重要組成部分，流水線主要完成程序代碼的指令流執(zhí)行，并 將執(zhí)行結果寫入數據存儲和寄存器堆。如果單粒子轟擊流水線導致級間寄存器發(fā)生翻轉或 單粒子瞬變（SET)引發(fā)的錯誤數據被鎖存，就會導致流水線執(zhí)行結果不正確，在沒有對流 水線單元進行容錯加固的情況下，錯誤的執(zhí)行結果將會擴散到數據存儲和寄存器堆或者執(zhí) 行錯誤的指令流，進而導致更多不可控的錯誤產生，因此，對于空間應用的高可靠微處理器 而言，進行流水線單元的容錯設計具有重要的意義。
[0004] 現有對空間微處理器的加固技術有以下三種方案：采用基于時間的容錯方法，能 有效解決MBU問題，但是處理器性能大大降低；采用基于編碼的容錯方法，只能有效的驗證 計算部分的正確性，并且不同的編碼方式針對不同的單粒子故障不能全部處理，容錯能力 有限；采用基于硬件冗余的方案，寄存器級三模冗余無法應對MBU故障，而流水線級三模冗 余可以定位出故障流水線，但是硬件資源功耗等開銷較大，流水線級雙模冗余可以應對MBU 故障，但是無法定位，起不到屏蔽故障的能力，每次都進行流水線回退會顯著增加流水線性 能開銷，尤其是在單粒子故障日益常見的情況下會導致整體處理速度明顯降低。
[0005] 自修復雙冗余流水線（Self-Recovery Dual Pipeline)，簡稱SRDP，是綜合考慮時 間和空間開銷的前提下，基于硬件冗余的思想，對傳統(tǒng)的流水線級雙模冗余結構進行改進， 在兩條流水線之間設置比較器對流水線單元進行故障檢測，利用自校驗模塊對級間寄存器 進行校驗定位出故障流水線，根據比較結果和自校驗錯誤信息對流水線進行恢復，以低面 積開銷實現對單粒子效應引發(fā)的SEU、SET和MBU故障進行檢測、定位和恢復。在單粒子故 障越來越嚴重的情況下，為避免流水線單元發(fā)生故障只能進行回退操作的情況，急需探索 對故障流水線進行定位的方法，通過對流水線級間寄存器進行自校驗，并根據自校驗給出 的錯誤信息用正確流水線的執(zhí)行狀態(tài)替換錯誤流水線，從而降低了流水線的性能開銷，提 高了處理器的整體性能。

【發(fā)明內容】

[0006] 本發(fā)明的目的在于設計一種雙模冗余流水線的自校驗及恢復裝置與方法，能夠對 雙模冗余結構中流水線級間寄存器進行自校驗，根據自校驗給出的信息啟用流水線恢復， 從而對單粒子故障進行容錯。
[0007] 為實現上述目的，本發(fā)明所采用的技術方案為：
[0008] -種雙模冗余流水線的自校驗及恢復裝置，其特征在于：所述的雙模冗余流水線 的自校驗及恢復裝置包括級間寄存器A、級間寄存器B、校驗器A、校驗器B、功能邏輯A、功能 邏輯B、編碼器A、編碼器B和流水線恢復模塊；所述級間寄存器A用于寄存前一個流水級功 能邏輯給出的信息，以及該信息經編碼器編碼后的校驗信息；所述級間寄存器B用于寄存 前一個流水級功能邏輯給出的信息，以及該信息經編碼器編碼后的校驗信息；所述校驗器 A根據級間寄存器A中的校驗信息對級間寄存器A中寄存的信息進行校驗，生成錯誤信息送 入流水線恢復模塊；所述校驗器B根據級間寄存器B中的校驗信息對級間寄存器B中寄存 的信息進行校驗，生成錯誤信息送入流水線恢復模塊；所述功能邏輯A是流水級的功能邏 輯執(zhí)行主體，根據級間寄存器A中的信息執(zhí)行流水級的功能后，給出到下一流水級的需要 寄存到級間寄存器的信息，并將該信息送入編碼器A進行編碼；所述功能邏輯B是流水級的 功能邏輯執(zhí)行主體，根據級間寄存器B中的信息執(zhí)行流水級的功能后，給出到下一流水級 的需要寄存到級間寄存器的信息，并將該信息送入編碼器B進行編碼；所述編碼器A根據選 擇的編碼方式對功能邏輯A給出的信息進行編碼，生成校驗信息，送入級間寄存器中寄存； 所述編碼器B根據選擇的編碼方式對功能邏輯B給出的信息進行編碼，生成校驗信息，送入 級間寄存器中寄存；所述流水線恢復模塊根據校驗器A和校驗器B給出的錯誤信息，確定出 現錯誤的流水線，使用正確流水線的執(zhí)行狀態(tài)對錯誤流水線進行恢復。
[0009] -種雙模冗余流水線的自校驗及恢復方法，其特征在于：所述雙模冗余流水線的 自校驗及恢復裝置包括級間寄存器A、級間寄存器B、校驗器A、校驗器B、功能邏輯A、功能邏 輯B、編碼器A、編碼器B、流水線恢復模塊；所述雙冗余流水線的自校驗及故障裝置采用如 下步驟和方法對流水線級雙模冗余結構中由于單粒子效應導致故障發(fā)生的流水線進行定 位和恢復：
[0010] ⑴指令執(zhí)行時，流水線單元向指令緩存器輸出指令地址及控制信息，從指令緩存 中取出指令，分發(fā)給兩條流水線并行執(zhí)行；每個時鐘周期內，兩條流水線的五個流水段的功 能邏輯分別從上一流水段的級間寄存器中的信息進行操作后，給出需要寄存在下一流水段 級間寄存器的信息，在下一個時鐘周期上升沿到來時會將五個流水段功能邏輯給出的信息 寄存到相應流水段級間寄存器中；
[0011] (2)在兩條流水線的每個流水級中，對級間寄存器的信息位按設定的編解碼位寬 進行分組，不足部分用補齊，為每個分組設置一個編碼器和一個校驗器；編碼器對功能 邏輯輸出的分組信息位進行編碼，輸出校驗碼，與分組信息一起寫入級間寄存器，供下一流 水級校驗用；
[0012] (3)在流水級的功能邏輯進行功能運算的同時，校驗器A、校驗器B按編碼規(guī)則，對 級間寄存器的輸入信息及校驗碼按分組進行校驗，如果校驗器A、校驗器B校驗均正確，流 水級正常運行；如果均出錯，設置流水線錯誤標志，流水線往下繼續(xù)流動，在指令流出流水 線時進行異常處理；如果其中只有一個校驗出錯，啟動流水線恢復模塊進行流水線恢復；
[0013] (4)如果校驗器A或校驗器B中的一個出現校驗錯誤，說明有一個流水線出現了錯 誤，流水線恢復模塊向兩條流水線均插入一個等待周期，將校驗正確的流水線的級間寄存 器內容復制到出錯的流水線中，下一周期重新開始流水線的執(zhí)行。
[0014] 本發(fā)明實現的一種嵌入式微處理器雙模冗余流水線的自校驗與恢復裝置與方法， 在嵌入式微處理器中通過對級間寄存器進行自校驗定位出故障流水線，啟用流水線恢復， 能夠屏蔽單粒子轟擊流水線單元導致的SEU和MBU故障，從而可以提高微處理器在空間等 惡劣環(huán)境下應用的可靠性。
【附圖說明】
[0015] 圖1是根據本發(fā)明雙冗余流水線的自校驗及恢復結構圖；
[0016] 圖2是自修復雙冗余流水線的結構圖；
[0017] 圖3是流水線恢復的結構圖；
[0018] 圖4是流水線恢復的時序圖。
【具體實施方式】
[0019] 本實施例結合一種SPARC V8體系結構的嵌入式微處理器LE0N2對本發(fā)明的具體 實施方式進行說明。該SPARC V8體系結構的嵌入式微處理器LE0N2采用32位的RISC架 構，其流水線單元為經典的五級流水線，流水線各流水級會與指令緩存、數據緩存和寄存器 堆進行數據交互。
[0020] LE0N2處理器的流水線單元包括取指（IF)、譯碼（ID)、執(zhí)行（EX)、訪存（ME)、寫回 (WR)五個組合邏輯單元，以及各流水級之間設置的五組級間寄存器IF、IF/ID、ID/EX、EX/ ME、ME/WR。單粒子轟擊流水線的組合邏輯部分，產生毛刺可能會被級間寄存器鎖存出現SET 故障，轟擊級間寄存器時會直接導致寄存器出現SEU或MBU故障。級間寄存器將組合邏輯 產生的關鍵信息寄存并在級間傳遞，寄存著錯誤信息級間寄存器會導致錯誤的執(zhí)行結果， 而錯誤結果會在ME或WR段被寫入數據存儲器或寄存器堆，同時可能會造成錯誤指令流的 執(zhí)行。
[0021] 為了有效的應對輻射造成的單粒子軟錯誤，尤其是MBU問題，綜合考慮各個方案 時間和空間開銷，基于硬件冗余的思想，提出了一種以低面積開銷實現對單粒子效應引 發(fā)的SEU、SET和MBU故障進行檢測、定位和恢復流水線加固結構，自修復雙冗余流水線 (Self-Recovery Dual Pipeline)，簡稱SRDP，對傳統(tǒng)的流水線級雙模冗余結構進行改進， 在兩條流水線之間設置比較器對流水線單元進行故障檢測，利用自校驗對級間寄存器進行 校驗定位出故障流水線，根據比較結果和自校驗錯誤信息對流水線進行恢復。本發(fā)明針對 于如何對兩條流水線級間寄存器IF、IF/ID、ID/EX、EX/ME、ME/WR進行自校驗，一旦流水線 單元受到單粒子轟擊而造成流水線出現故障，如果能夠根據自校驗給出的錯誤信息定位出 發(fā)生故障的流水線，在當前周期啟用流水線恢復機制，將正確流水線的執(zhí)行狀態(tài)復制給錯 誤流水線，在下一個時鐘周期重新執(zhí)行當前操作。
[0022] 通過對LE0N2處理器流水線單元進行分析，流水線的級間寄存器詳情如表1所示， 發(fā)現流水線各級的級間寄存器的信號數目以及信號位數均不一樣，需要